嵌入式系统应用于智能设备、工业控制领域实现各种信号的处理与控制，是近年来技术研究和产品开发的热点。同时，随着以太网技术的迅速发展，工业控制中过程监控层和现场设备层信号传输网络开始逐步采用以太网，基于网络的远程监控使整个企业网络呈现高度统一性、开放性和透明性。将嵌入式技术和基于网络的远程监控技术应用于电梯，可以有效地提高产品和服务的质量。 本文旨在研制和开发一套应用于电梯的智能多媒体显示与远程监控系统，硬件设计中，在以嵌入式微处理器S3C2410X、Flash、SDRAM构成的最小系统核心板外，扩展了串行口、网口、LCD接口等外围硬件资源，设计了RS-232转换成RS-422接口界面的硬件电路板，针对核心板RTC时钟问题，采用PCF8563芯片设计了时钟/日历小板。 软件平台方面，首先分析了系统启动引导程序Bootloader，参照嵌入式Linux内核源代码以及对S3C2410X的支持代码，根据本系统的硬件配置对Linux内核进行裁剪移植，修改了音频驱动和LCD驱动，在内核中添加了对Yaffs文件系统类型的支持。然后准备了根文件系统内容，在其中添加了交叉编译过的Qt/Embedded3.1的库，使用Cramfs、RAMdisk和Yaffs相结合的根文件系统格式。在此基础上，向嵌入式平台移植了Linux下开源的多媒体播放器Mplayer和嵌入式数据库SQLite。 设计编写Qt GUI界面和串口数据采集模块，构建了电梯间多媒体显示系统，显示界面划分为串口数据采集显示、动画播放、系统时间、文本信息、滚动字幕、商标图片六个显示区域。使用Boa在ARM平台上构建了嵌入式Web服务器，Web服务器通过HTTP协议与监控端浏览器软件进行信息交互，提供服务器应用程序模块的访问界面和现场设备的信息访问和控制界面，并借助SQLite数据库的支持，实现了基于网络的电梯远程监控系统的功能。监控端通过Web页面激活服务器的相应应用程序模块，传递信息服务请求和控制命令。将本系统应用与电梯设备，取得了用户的好评。
上传时间： 2013-04-24
上传用户：564708051@qq.com
在利益的驱使下，超限运输在世界各地已成为了普遍现象。这给国家带来了诸多经济和社会问题。实践证明动态称重系统（WIM）能有效地抑制超限运输，但同时也存在部分问题，这些问题的解决有赖于国家相关法规的出台，也有赖于关键测量设备（WIM系统）性能的提高。 由于应变式称重传感器容易受到各种环境干扰，对环境适应性差，课题采用光纤Bragg光栅传感器(FBG)作为称重传感器，它具有很强的抗干扰性，利于提高系统测量精度。使用光纤传感器的关键是波长解调技术，本文在比较了几种常见解调技术的前提下，结合课题的实际情况选用了基于F-P腔可调谐滤波解调方法，文章在分析该解调方法原理的基础上，设计了解调器中的各个硬件电路模块；此外，为了提高数据采集、传输的效率，文章还对数据缓冲电路进行了设计，在电路中引入了换体存储及DMA传输技术。 鉴于动态称重信号为短历程信号并且包含各种各样的噪声，称重算法的研究也是本课题要解决的重要内容。本文在分析了称台振动及已有先验知识的基础上，将小波分析、LM非线性拟合算法及残差分析相结合应用在动态称重系统中，为了验证算法的有效性，利用MATLAB对实测数据进行了仿真分析，结果表明该算法能够提高测量精度。 提高动态称重系统性能指标的另一方面是提高系统运行的软硬件平台。课题采用的核心硬件为Xscale ARM平台，处理器时钟可高达400MHz；软件上采用了多用户、多任务的Linux操作系统平台。文章对操作系统linux2.6进行了合适的配置，成功地将它移植到了课题的ARM平台上，并且在此操作系统上设计了基于MiniGUI的人机交互界面及波长解调和数据缓冲电路的驱动程序。
上传时间： 2013-07-26
上传用户：neibuzhuzu
MPEG-4是目前非常流行的视频压缩标准,基于MPEG-4的视频处理系统有两种体系结构:可编程结构和专用结构.可编程结构灵活,适用范围广,易于升级,但电路复杂,电路功耗大.专用视频编解码器结构硬件开销小,处理速度高.该文主要研究专用的MPEG-4视频编解码芯片设计方法.目前市场上MPEG-4视频编解码芯片主要是Simple Profile级别的,而我们设计的芯片要实现Advanced Simple Profile级别.该文采用了一种基于大规模FPGA的软硬件相结的芯片设计方案,我们设计了基于FPGA的MPEG-4芯片设计开发平台,完成算法的硬件仿真与测试.论文围绕基于FPGA的MPEG-4芯片开发系统设计,分为两个部分.第一部分介绍了目前国内外实现MPEG-4视频处理系统的主要方法和应用,概述了国际上MPEG-4视频编解码芯片设计的一般方法及其发展趋势,详细描述了我们的基于FPGA的MPEG-4编解码芯片开发系统的结构.第二部分重点讲述了基于FPGA的MPEG-4芯片开发系统各个电路模块的设计,包括电源模块、FPGA配置模块、时钟生成模块、视频输入/输出模块、RS232串口模块、以太网接口模块、USB接口模块等.同时也介绍了I
上传时间： 2013-06-15
上传用户：it男一枚
教你如何做时钟，做一个你想要的万年历，不错的哦，想的请下载
上传时间： 2013-05-16
上传用户：hainan_256
目前,以互联网业务为代表的网络应用,正快速地向包括数据、语音、图像的综合宽带多媒体方向发展,构建宽带化、大容量、全业务、智能化的现代通信网络已成为大势所趋.宽带无线接入(BWA)凭借其组网快速灵活、运营维护方便及成本较低等竞争优势,迅速成为市场热点,各种微波、无线通信领域的先进手段和方法不断引入,各种宽带无线接入技术迅速涌现.由于BWA要用于非视距传输,所以必须考虑无线信道的多经效应.而OFDM技术凭借着鲁棒的对抗频率选择性衰落能力和极高频谱效率引起了学术界和工业界的高度重视.其基本思想是把调制在单载波上的高速串行数据流,分成多路低速的数据流,调制到多个正交载波上并行传输,这样在传输时,虽然整个信道是频率选择性衰落,但是各个子信道却是平坦衰落,有效对抗了多经效应,同时由于各个子载波是正交的,极大提高了频谱效率.可以预料的是,随着通信系统将向基于IPv6核心网的全IP包的传输方向发展,越来越多的通信系统将具有"突发模式"的特征.本文关注的正是突发OFDM系统接收机设计和实现.由于IEEE 802.11a无线局域网是OFDM技术第一次真正的应用于突发系统,实现了面向IP的无线宽带传输,所以基于IEEE 802.11a的突发OFDM系统有着重要的借鉴和研究价值,本文也正是围绕着这个中心而展开.本文的各章节安排如下:在第一章中主要介绍OFDM的技术原理和在宽带无线接入中的应用,同时引出本文所关注的突发OFDM接收机设计.在第二章中先介绍了相干接收和信道估计的概念,重点分析了本文所采用的WLAN信道模型和信道估计算法,然后在得到同步误差表达式的基础上,先用星座图直观的表现OFDM系统中各种同步误差的影响,再从信噪比损失的角度对符种同步误差进行分析.第三章是本文的重点之一,在本章中对基于IEEE 802.11a的各种同步算法包括帧检测和符号定时、载波同步和采样时钟同步进行仿真和比较,并针对适合FPGA实现的同步算法进行了重点的分析.第四章也是本文的重点之一,提出了整个OFDM系统平台的硬件结构和基于IEEE 802.11a的接收机FPGA设计方案,然后从整体上介绍了接收机的实现结构,并给出了接收机各个模块的具体设计,最后对整个系统调试过程和测试结果进行了分析.
上传时间： 2013-04-24
上传用户：zhoujunzhen
随着计算机和网络技术应用的扩展，电能的远程自动监测、计算与收费的方案逐步被采用，能源计量仪表的数据自动抄收及远传系统的建设成为智能化住宅的基本配置之一。 本文针对校园的学生宿舍的电表收费进行了探讨，到目前为止、按照收费方式电子式电能表可以分为：接触式和非接触式的IC卡预付费电表、复费率电表、和分时预付费的复费率电表。针对这几种电表的抄表方式也各不相同，预付费电表主要是应用IC卡充值的方法付费、而复费率的电表主要是采用人工抄表和布线抄表的方法、而分时预付费复费率的电表主要是使用IC卡充值之后，利用实时时钟在用电峰谷时对存储在电表能的金额进行扣除。文中设计的自动抄表系统可以实现对上述三种电表的抄录工作，尤其是针对校园学生宿舍等应用场所具用重要的意义。 文章提出了整体的方案设计，三级网络分别应用了无线传输和网络传输的方案，解决了远程电能计量计费系统的由集中器和采集器(采集终端)以及通信信道与抄表软件组成的部分即：集中器到抄表中心的上行信道、集中器至采集器(采集终端)或水电气表间的下行信道。在整体设计思路介绍之后，文章花主要篇幅分章节介绍了复费率电能计量仪表、基于arm和uclinux的无线收发集中控制器的软硬件，上位机的主控界面的设计。其中电能表的开发分块介绍了软硬件的各个部分，集中控制器由于嵌入了实时操作系统uclinux，着重讲述了基于操作系统的应用程序的开发，主站界面介绍了简单的测试程序。然后通过测试的结果说明了课题设计的系统实现了数据的基本采集和控制的情况，最后本文总结了研究的成果，并提出了改进的方向。
上传时间： 2013-07-04
上传用户：咔乐坞
在工业控制领域，多种现场总线标准共存的局面从客观上促进了工业以太网技术的迅速发展，国际上已经出现了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多种工业以太网协议。将传统的商用以太网应用于工业控制系统的现场设备层的最大障碍是以太网的非实时性，而实现现场设备间的高精度时钟同步是保证以太网高实时性的前提和基础。 IEEE 1588定义了一个能够在测量和控制系统中实现高精度时钟同步的协议——精确时间协议(Precision Time Protocol)。PTP协议集成了网络通讯、局部计算和分布式对象等多项技术，适用于所有通过支持多播的局域网进行通讯的分布式系统，特别适合于以太网，但不局限于以太网。PTP协议能够使异质系统中各类不同精确度、分辨率和稳定性的时钟同步起来，占用最少的网络和局部计算资源，在最好情况下能达到系统级的亚微级的同步精度。 基于PC机软件的时钟同步方法，如NTP协议，由于其实现机理的限制，其同步精度最好只能达到毫秒级；基于嵌入式软件的时钟同步方法，将时钟同步模块放在操作系统的驱动层，其同步精度能够达到微秒级。现场设备间微秒级的同步精度虽然已经能满足大多数工业控制系统对设备时钟同步的要求，但是对于运动控制等需求高精度定时的系统来说，这仍然不够。基于嵌入式软件的时钟同步方法受限于操作系统中断响应延迟时间不一致、晶振频率漂移等因素，很难达到亚微秒级的同步精度。 本文设计并实现了一种基于FPGA的时钟同步方法，以IEEE 1588作为时钟同步协议，以Ethernet作为底层通讯网络，以嵌入式软件形式实现TCP/IP通讯，以数字电路形式实现时钟同步模块。这种方法充分利用了FPGA的特点，通过准确捕获报文时间戳和动态补偿晶振频率漂移等手段，相对于嵌入式软件时钟同步方法实现了更高精度的时钟同步，并通过实验验证了在以集线器互连的10Mbps以太网上能够达到亚微秒级的同步精度。
上传时间： 2013-07-28
上传用户：heart520beat
数字信号处理是信息科学中近几十年来发展最为迅速的学科之一。常用的实现高速数字信号处理的器件有DSP和FPGA。FPGA具有集成度高、逻辑实现能力强、速度快、设计灵活性好等众多优点，尤其在并行信号处理能力方面比DSP更具优势。在信号处理领域，经常需要对多路信号进行采集和实时处理，为解决这一问题，本文设计了基于FPGA的数据采集和处理系统。 本文首先介绍数字信号处理系统的组成和数字信号处理的优点，然后通过FFT算法的比较选择和硬件实现方案的比较选择，进行总体方案的设计。在硬件方面，特别讨论了信号调理模块、模数转换模块、FPGA芯片配置等功能模块的设计方案和硬件电路实现方法。信号处理单元的设计以Xilinx ISE为软件平台，采用VHDL和IP核的方法，设计了时钟产生模块、数据滑动模块、FFT运算模块、求模运算模块、信号控制模块，完成信号处理单元的设计，并采用ModelSim仿真工具进行相关的时序仿真。最后利用MATLAB对设计进行验证，达到技术指标要求。
上传时间： 2013-07-07
上传用户：小火车啦啦啦
本文的研究内容是在激光测距项目基础上进行的，分析了各种激光测距方法的利弊，最终选用脉冲激光测距的实现方式，并且对脉冲激光测距系统做了深入研究。 本文设计了以FPGA为核心的信号处理模块，实现了对激光信号的编码和译码、对激光发射控制时钟的分频、和内部PLL倍频实现内部高频计时时钟等，提高了系统的精度和稳定性。使用并行脉冲计数法，提高了计时精度，分析了可能产生误差的原因，并且对结果做了相应的修正，减小了激光测距系统的误差。并且制定了四种工作模式，可以根据不同的实际环境选择相应的测距模式，以达到最好的测量效果。 在接收方面突破以往普通的被动接收方式，提出了利用窗函数接收回波的主动接收方式，结合窄带滤光片的滤光效果，提高了系统的抗干扰性能。从课题要求出发，本激光测距系统实现了体积小、功耗低的特点，测量距离相对较近(0.5-50米)，属于近距测量系统。
上传时间： 2013-04-24
上传用户：wyaqy
数据采集系统是信号与信息处理系统中不可缺少的重要组成部分，同时也是软件无线电系统中的核心模块，在现代雷达系统以及无线基站系统中的应用越来越广泛。为了能够满足目前对软件无线电接收机自适应性及灵活性的要求，并充分体现在高性能FPGA平台上设计SOC系统的思路，本文提出了由高速高精度A/D转换芯片、高性能FPGA、PCI总线接口、DB25并行接口组成的高速数据采集系统设计方案及实现方法。其中FPGA作为本系统的控制核心和传输桥梁，发挥了极其重要的作用。通过FPGA不仅完成了系统中全部数字电路部分的设计，并且使系统具有了较高的可适应性、可扩展性和可调试性。 在时序数字逻辑设计上，充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO、计数器等，能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。 在存储器设计上，采用FPGA片内存储器。可根据系统需要随时进行设置，并且能够方便的完成数据格式的合并、拆分以及数据传输率的调整。 在传输接口设计上，采用并行接口和PCI总线接口的两种数据传输模式。通过FPGA中的宏功能模块和IP资源实现了对这两种接口的逻辑控制，可使系统方便的在两种传输模式下进行切换。 在系统工作过程控制上，通过VB程序编写了应用于PC端的上层控制软件。并通过并行接口实现了PC和FPGA之间的交互，从而能够方便的在PC机上完成对系统工作过程的控制和工作模式的选择。 在系统调试方面，充分利用QuartuslI软件中自带的嵌入式逻辑分析仪SignalTaplI，实时准确的验证了在系统整个传输过程中数据的正确性和时序性，并极大的降低了用常规仪器观测FPGA中众多待测引脚的难度。 本文第四章针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。
上传时间： 2013-06-09
上传用户：lh25584
