虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

系统<b>集成</b>

  • CMOS模拟开关工作原理

    开关在电路中起接通信号或断开信号的作用。最常见的可控开关是继电器,当给驱动继电器的驱动电路加高电平或低电平时,继电器就吸合或释放,其触点接通或断开电路。CMOS模拟开关是一种可控开关,它不象继电器那样可以用在大电流、高电压场合,只适于处理幅度不超过其工作电压、电流较小的模拟或数字信号。 一、常用CMOS模拟开关引脚功能和工作原理  1.四双向模拟开关CD4066  CD4066 的引脚功能如图1所示。每个封装内部有4个独立的模拟开关,每个模拟开关有输入、输出、控制三个端子,其中输入端和输出端可互换。当控制端加高电平时,开关导通;当控制端加低电平时开关截止。模拟开关导通时,导通电阻为几十欧姆;模拟开关截止时,呈现很高的阻抗,可以看成为开路。模拟开关可传输数字信号和模拟信号,可传输的模拟信号的上限频率为40MHz。各开关间的串扰很小,典型值为-50dB。

    标签: CMOS 模拟开关 工作原理

    上传时间: 2013-10-27

    上传用户:bibirnovis

  • 印刷电路板设计原则

    减小电磁干扰的印刷电路板设计原则 内 容 摘要……1 1 背景…1 1.1 射频源.1 1.2 表面贴装芯片和通孔元器件.1 1.3 静态引脚活动引脚和输入.1 1.4 基本回路……..2 1.4.1 回路和偶极子的对称性3 1.5 差模和共模…..3 2 电路板布局…4 2.1 电源和地…….4 2.1.1 感抗……4 2.1.2 两层板和四层板4 2.1.3 单层板和二层板设计中的微处理器地.4 2.1.4 信号返回地……5 2.1.5 模拟数字和高压…….5 2.1.6 模拟电源引脚和模拟参考电压.5 2.1.7 四层板中电源平面因该怎么做和不应该怎么做…….5 2.2 两层板中的电源分配.6 2.2.1 单点和多点分配.6 2.2.2 星型分配6 2.2.3 格栅化地.7 2.2.4 旁路和铁氧体磁珠……9 2.2.5 使噪声靠近磁珠……..10 2.3 电路板分区…11 2.4 信号线……...12 2.4.1 容性和感性串扰……...12 2.4.2 天线因素和长度规则...12 2.4.3 串联终端传输线…..13 2.4.4 输入阻抗匹配...13 2.5 电缆和接插件……...13 2.5.1 差模和共模噪声……...14 2.5.2 串扰模型……..14 2.5.3 返回线路数目..14 2.5.4 对板外信号I/O的建议14 2.5.5 隔离噪声和静电放电ESD .14 2.6 其他布局问题……...14 2.6.1 汽车和用户应用带键盘和显示器的前端面板印刷电路板...15 2.6.2 易感性布局…...15 3 屏蔽..16 3.1 工作原理…...16 3.2 屏蔽接地…...16 3.3 电缆和屏蔽旁路………………..16 4 总结…………………………………………17 5 参考文献………………………17  

    标签: 印刷电路板 设计原则

    上传时间: 2013-10-24

    上传用户:18165383642

  • 传输线理论

    目录  第一章           传输线理论 一 传输线原理 二 微带传输线 三 微带传输线之不连续分析 第二章           被动组件之电感设计与分析 一 电感原理 二 电感结构与分析 三 电感设计与模拟 电感分析与量测

    标签: 传输线

    上传时间: 2013-12-12

    上传用户:浩子GG

  • 微电脑型数学演算式双输出隔离传送器

    特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)

    标签: 微电脑 数学演算 输出 隔离传送器

    上传时间: 2013-11-24

    上传用户:541657925

  • AVR单片机数码管秒表显示

    #include<iom16v.h> #include<macros.h> #define uint unsigned int #define uchar unsigned char uint a,b,c,d=0; void delay(c) { for for(a=0;a<c;a++) for(b=0;b<12;b++); }; uchar tab[]={ 0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90,

    标签: AVR 单片机 数码管

    上传时间: 2013-10-21

    上传用户:13788529953

  • 为何选用SAMSUNG S3C44B0进行开发

    为何选用SAMSUNG S3C44B0进行开发   目前,ARM7芯片在国内开发的潮流是三星公司的S3C44B0和S3C4510。这两款芯片各有侧重:前者着力于PDA 应用,芯片内部集成了LCD控制器、SDRAM控制器、2个串行接口控制器、PWM控制器、I2C控制器、IIS控制器、实时时钟、AD转换等丰富的外围控制模块;而S3C4510则是一款针对特定网络应用的CPU,缺少了44B0那么丰富的外围控制模块,但是集成了强大的网络控制模块,能够支持100BASE的网络接口。对于一般的用户尤其是初学者来说,S3C44B0无疑是首选,因为丰富的外围接口为系统板集成各种功能提供了可能,而且,通过外接网络控制芯片, 也可以实现各种网络通讯协议。

    标签: SAMSUNG S3C44B0

    上传时间: 2013-10-23

    上传用户:haojiajt

  • Xilinx UltraScale:为您未来架构而打造的新一代架构

      Xilinx UltraScale™ 架构针对要求最严苛的应用,提供了前所未有的ASIC级的系统级集成和容量。    UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术,同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化,UltraScale架构可以提供海量数据的路由功能,同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。   UltraScale架构的突破包括:   • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟,从而将时钟歪斜降低达50%   • 系统架构中有大量并行总线,无需再使用会造成时延的流水线,从而可提高系统速度和容量   • 甚至在要求资源利用率达到90%及以上的系统中,也能消除潜在的时序收敛问题和互连瓶颈   • 可凭借3D IC集成能力构建更大型器件,并在工艺技术方面领先当前行业标准整整一代   • 能在更低的系统功耗预算范围内显著提高系统性能,包括多Gb串行收发器、I/O以及存储器带宽   • 显著增强DSP与包处理性能   赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。

    标签: UltraScale Xilinx 架构

    上传时间: 2013-11-17

    上传用户:皇族传媒

  • lpc2292/lpc2294 pdf datasheet

    The LPC2292/2294 microcontrollers are based on a 16/32-bit ARM7TDMI-S CPU with real-time emulation and embedded trace support, together with 256 kB of embedded high-speed flash memory. A 128-bit wide memory interface and a unique accelerator architecture enable 32-bit code execution at the maximum clock rate. For critical code size applications, the alternative 16-bit Thumb mode reduces code by more than 30 pct with minimal performance penalty. With their 144-pin package, low power consumption, various 32-bit timers, 8-channel 10-bit ADC, 2/4 (LPC2294) advanced CAN channels, PWM channels and up to nine external interrupt pins these microcontrollers are particularly suitable for automotive and industrial control applications as well as medical systems and fault-tolerant maintenance buses. The number of available fast GPIOs ranges from 76 (with external memory) through 112 (single-chip). With a wide range of additional serial communications interfaces, they are also suited for communication gateways and protocol converters as well as many other general-purpose applications. Remark: Throughout the data sheet, the term LPC2292/2294 will apply to devices with and without the /00 or /01 suffix. The suffixes /00 and /01 will be used to differentiate from other devices only when necessary.

    标签: lpc datasheet 2292 2294

    上传时间: 2014-12-30

    上传用户:aysyzxzm

  • 基于核的MMKP问题算法研究

      多维多选择背包问题(MMKP)是0-1背包问题的延伸,背包核已经被用来设计解决背包问题的高效算法。目的是研究如何获得一种背包核,并以此高效处理多维多选择背包问题。首先给出了一种方法确定MMKP的核,然后阐述了利用核精确解决MMKP问题的B&B算法,列出了具体的算法步骤。在分析了算法的存储复杂度后,将算法在各种实例上的运行效果与目前解决MMKP问题的常用算法的运行效果进行了比较,发现本文的算法性能优于以往任何算法。

    标签: MMKP 算法研究

    上传时间: 2013-11-20

    上传用户:wangw7689

  • Xilinx UltraScale:为您未来架构而打造的新一代架构

      Xilinx UltraScale™ 架构针对要求最严苛的应用,提供了前所未有的ASIC级的系统级集成和容量。    UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术,同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化,UltraScale架构可以提供海量数据的路由功能,同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。   UltraScale架构的突破包括:   • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟,从而将时钟歪斜降低达50%   • 系统架构中有大量并行总线,无需再使用会造成时延的流水线,从而可提高系统速度和容量   • 甚至在要求资源利用率达到90%及以上的系统中,也能消除潜在的时序收敛问题和互连瓶颈   • 可凭借3D IC集成能力构建更大型器件,并在工艺技术方面领先当前行业标准整整一代   • 能在更低的系统功耗预算范围内显著提高系统性能,包括多Gb串行收发器、I/O以及存储器带宽   • 显著增强DSP与包处理性能   赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。

    标签: UltraScale Xilinx 架构

    上传时间: 2013-12-23

    上传用户:小儒尼尼奥