专辑类-单片机专辑-258册-4.20G 51多字节整数运算子程序.exe
上传时间： 2013-05-18
上传用户：顶得柱
mos运算放大器——原理设计应用，李联，复旦大学，详细论述了CMOS即成运算放大器的工作原理和设计方法
上传时间： 2013-04-24
上传用户：nairui21
MOS运算放大器的原理及设计书籍，PDG文件。
上传时间： 2013-04-24
上传用户：rishian
近年来，以电池作为电源的微电子产品得到广泛使用，因而迫切要求采用低电源电压的模拟电路来降低功耗。目前低电压、低功耗的模拟电路设计技术正成为微电子行业研究的热点之一。 在模拟集成电路中，运算放大器是最基本的电路，所以设计低电压、低功耗的运算放大器非常必要。在实现低电压、低功耗设计的过程中，必须考虑电路的主要性能指标。由于电源电压的降低会影响电路的性能，所以只实现低压、低功耗的目标而不实现优良的性能(如高速)是不大妥当的。 论文对国内外的低电压、低功耗模拟电路的设计方法做了广泛的调查研究，分析了这些方法的工作原理和各自的优缺点，在吸收这些成果的基础上设计了一个3.3 V低功耗、高速、轨对轨的CMOS/BiCMOS运算放大器。在设计输入级时，选择了两级直接共源一共栅输入级结构；为稳定运放输出共模电压，设计了共模负反馈电路，并进行了共模回路补偿；在偏置电路设计中，电流镜负载并不采用传统的标准共源-共栅结构，而是采用适合在低压工况下的低压、宽摆幅共源-共栅结构；为了提高效率，在设计时采用了推挽共源极放大器作为输出级，输出电压摆幅基本上达到了轨对轨；并采用带有调零电阻的密勒补偿技术对运放进行频率补偿。 采用标准的上华科技CSMC 0.6μpm CMOS工艺参数，对整个运放电路进行了设计，并通过了HSPICE软件进行了仿真。结果表明，当接有5 pF负载电容和20 kΩ负载电阻时，所设计的CMOS运放的静态功耗只有9.6 mW，时延为16.8ns，开环增益、单位增益带宽和相位裕度分别达到82.78 dB，52.8 MHz和76°，而所设计的BiCMOS运放的静态功耗达到10.2 mW，时延为12.7 ns，开环增益、单位增益带宽和相位裕度分别为83.3 dB、75 MHz以及63°，各项技术指标都达到了设计要求。
标签： CMOSBiCMOS 低压 低功耗
上传时间： 2013-06-29
上传用户：saharawalker
MOS集成运算放大器的版图设计 集成电路设计综合实验指导书
上传时间： 2013-04-24
上传用户：yolo_cc
单电源运算放大器电路应用图集单电源运算放大器电路应用图集
上传时间： 2013-06-15
上传用户：yw14205
运算放大器、比较器设计指南,运算放大器、比较器设计指南
上传时间： 2013-07-19
上传用户：a673761058
矩阵运算是描述许多工程问题中不可缺少的数学关系，矩阵运算具有执行效率好、速度快、集成度高等优点，并且随着动态可配置技术的发展，灵活性也有了很大的提高。因此，寻找矩阵运算的高速实现方法是具有很大的现实意义，能够为高速运算应用提供技术支持。 为了提高研究成果的实用性与商用性，本文主要针对某种体积小、运算速度和性能要求很高的特殊场合设计并实现基于FPGA的矩阵运算功能。通过系统地研究FPGA功能结构、设计原理、DSP接口、IEEE-754标准，深入学习浮点数及矩阵的基础运算以及硬件编程语言等内容，根据矩阵运算的特点和原理，讨论了硬件设计方面重点对具体核心器件结构、特点以及有关FPGA的设计流程和控制器Verilog HDL硬件编程语言代码方面内容，确定了基于FPGA浮点运算及矩阵运算单元的Verilog HDL设计方法，在Quartus II平台上对其仿真、记录运算结果，并对采集到的数据结果进行了深入分析与总结。 本设计通过几种矩阵算法利用FPGA和MATLAB分别进行了实现测试，验证了设计结果的正确性，证明了本设计中矩阵运算速率的实用性与高效性，提高了系统资源利用率和系统可靠性，为今后在工程、军事、通讯等生产生活各个领域应用打下良好基础。
上传时间： 2013-07-07
上传用户：xuanjie
主要为Altium Designer 软件中的 原理图文件。其中包含了常用的比较电路，运算电路，滤波电路，推挽电路等等，开发设计人员或是相关人员可以直接调用，带来极大方便！
上传时间： 2013-04-24
上传用户：6546544
“计算机组成原理”是计算机专业的一门核心课程。传统的计算机组成原理实验是在指令格式、寻址方式、运算器、控制器、存储器等都相对固定的情况下进行，学生主要进行功能实现和验证，缺少自主设计和创新过程。 为改变这种状况，须更新现有的计算机组成原理实验系统。采用FPGA芯片作为载体，使用EDA开发工具，用硬件描述语言实现不同的硬件逻辑，再与硬件的输入输出接口线路相连，最终组成一台可用于组成实验教学的完整计算机系统。这期间学生将掌握组成原理实验系统的各个部件的功能及其相互之间如何协作。本实验系统能够让学生完成有关计算机组成原理的部件实验和整机实验：部件实验包括加法器、乘法器、除法器、算术逻辑运算单元、控制器、存储器等；整机实验可以独立实现各部件的功能描述。该系统能够帮助学生巩固课堂知识并增强设计能力。 为实现上述目的，依据EDA技术的开发流程和方法，建立了一个完整的体系，其中包括控制模块、内存模块、运算器模块、通用寄存器组及其控制部件、程序计数器、地址寄存器、指令寄存器、时序部件、数据控制部件、状态值控制部件，以及为帮学生调试而专门设计的输出观察部件。在Quartus Ⅱ开发环境下，使用Altera公司FPGA芯片，采用VHDL，语言设计并实现了上述模块。经过仿真测试，所实现的各功能模块作为独立部件时能完成各自功能：而将这些部件组合起来的整机系统，可以执行程序段和进行各种运算处理，达到了设计要求。
上传时间： 2013-06-01
上传用户：hebmuljb
