简易数字频率计设计（原理图、PCB、源码、分析报告）
上传时间： 2022-07-29
上传用户：
基于单片机的数字频率计的设计
上传时间： 2013-06-16
上传用户：eeworm
PLD数字显示频率计的设计1
上传时间： 2013-07-30
上传用户：eeworm
频率计是用单片机89C51和几块数字电路几个三极管，和一个微波集成电路构成。可测量频率最高为2G！分辨力为1HZ！电路中R16---R27电阻阻值为1K。这文件包里有两符制作成功后的图片！ 二个SCH。一个PCB文件。一个PDF文件。和一个程序HEX文件。制作的时候只要按线路板接好元件，然后把程序HEX文件烧写到单片机内，就可以调试了，希望大家成功。其中高稳定振荡电路SCH文件是我新加上的。如果大家有条件用上这电路也不错。那样频率计将更稳定。
上传时间： 2013-04-24
上传用户：zhangliming420
专辑类-实用电子技术专辑-385册-3.609G PLD数字显示频率计的设计1.ppt
上传时间： 2013-07-26
上传用户：wao1005
专辑类-单片机专辑-258册-4.20G 基于单片机的数字频率计的设计-68页-0.7M.pdf
上传时间： 2013-07-09
上传用户：nbdedu
基于VHDL的数字频率计的设计（非常的实用
上传时间： 2013-06-06
上传用户：我们的船长
频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法：检测被测信号，时基信号的相位，当相位同步时开始计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运算得到实际频率的大小。根据M/T法的测频原理，已经出现了等精度的测频方法，但是还存在±1的计数误差。因此，本文根据等精度测频原理中闸门时间只与被测信号同步，而不与标准信号同步的缺点，通过分析已有等精度澳孽频方法所存在±1个计数误差的来源，采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用VHDL语言，成功的编写出了设计程序，并在MAX+PLUS Ⅱ软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。最后，又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。
上传时间： 2013-06-05
上传用户：wys0120
AVR单片机频率计的设计与原理图+源码，自主研发，适合有一定经验的人员。
上传时间： 2013-06-03
上传用户：huangzchytems
频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法：检测被测信号，时基信号的相位，当相位同步时开始计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运算得到实际频率的大小。根据M/T法的测频原理，已经出现了等精度的测频方法，但是还存在±1的计数误差。因此，本文根据等精度测频原理中闸门时间只与被测信号同步，而不与标准信号同步的缺点，通过分析已有等精度澳孽频方法所存在±1个计数误差的来源，采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用VHDL语言，成功的编写出了设计程序，并在MAX+PLUS Ⅱ软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。最后，又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。
上传时间： 2013-04-24
上传用户：qqoqoqo
