从网上找来的关于电路匹配知识的资料，希望大家可以相互的学习提高，谢谢作者的贡献。
标签： 匹配电路
上传时间： 2013-11-23
上传用户：invtnewer
基于计算机技术的机器视觉系统已广泛应用于工业生产领域，大幅提高了生产效率与精度。随着信息科学的飞速发展，人们面临的机器视觉系统的应用环境更加复杂，对机器视觉系统的要求也越来越高。本论文论述了用于检测目标并确定其空间坐标位置的立体视觉系统的设计。论文包含三个主要部分：立体视觉系统硬件设计、立体视觉系统的FPGA逻辑设计和Nios II程序设计、立体视觉系统的测试和测量。
上传时间： 2013-11-12
上传用户：tom_man2008
软件安装匹配
标签： dsp_builder quartusII altera matlab
上传时间： 2013-11-23
上传用户：dyctj
方便快捷的将已知复阻抗，通过电感、电容的组合将阻抗最终匹配到50欧姆，或其他期望阻抗。对天线的阻抗匹配有很大帮助。
上传时间： 2013-11-19
上传用户：m62383408
资料介绍说明： PCB阻抗匹配计算工具与教程下载，该工具绿色版免安装，下载的朋友可以下载双击CITS25.EXE打开，带破解文件，截图如下： 该CITS25应用也可运行在客服端使用一个捷径CITS25.exe档案 在服务器上的pc。这可能无法正常工作，如果某些操作系统文件不存在的客户端。应用程序将需要报告的任何文件，如不在场，这是第一次跑。要解决此问题或者安装该软件对这些客户端或复制档案失踪 另一台计算机的Windows系统目录中的客户端。
上传时间： 2013-11-19
上传用户：ddddddd
附件是一款PCB阻抗匹配计算工具，点击CITS25.exe直接打开使用，无需安装。附件还带有PCB连板的一些计算方法，连板的排法和PCB联板的设计验验。 PCB设计的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding机上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上传时间： 2014-12-31
上传用户：sunshine1402
资料介绍说明： PCB阻抗匹配计算工具与教程下载，该工具绿色版免安装，下载的朋友可以下载双击CITS25.EXE打开，带破解文件，截图如下： 该CITS25应用也可运行在客服端使用一个捷径CITS25.exe档案 在服务器上的pc。这可能无法正常工作，如果某些操作系统文件不存在的客户端。应用程序将需要报告的任何文件，如不在场，这是第一次跑。要解决此问题或者安装该软件对这些客户端或复制档案失踪 另一台计算机的Windows系统目录中的客户端。
上传时间： 2014-12-31
上传用户：阳光少年2016
附件是一款PCB阻抗匹配计算工具，点击CITS25.exe直接打开使用，无需安装。附件还带有PCB连板的一些计算方法，连板的排法和PCB联板的设计验验。 PCB设计的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding机上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上传时间： 2013-10-15
上传用户：3294322651
深度包检测技术通过对数据包内容的深入扫描和检测，能够有效识别出隐藏在数据包有效载荷内的非法数据，但该技术存在功耗非常大的缺点。针对该问题，提出了采用Bloom Filter（布隆过滤器）进行字符串模糊匹配方式，利用Bloom Filter将信息流中大部分正常流量过滤掉，从而减轻了后端的字符串精确匹配的压力，降低了系统功耗，大大提高了处理速度。
上传时间： 2013-11-11
上传用户：英雄
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立首先需要在元件公司网站下载各器件IBIS模型。然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。下面，我们开始导入主芯片DSP的数据线D0脚模型。左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。下面我们开始建立传输线模型。左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“Value”进行属性编辑。这里，我们要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：再将其它传输线也添加上。这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
上传时间： 2013-12-17
上传用户：debuchangshi
