随着系统芯片(SoC)设计复杂度不断增加，使得缩短面市时间的压力越来越大。虽然IP核复用大大减少了SoC的设计时间，但是SoC的验证仍然非常复杂耗时。SoC和ASIC的最大不同之处在于它的规模和复杂的系统性，除了大量硬件模块之外，SoC还需要大量的同件和软件，如操作系统，驱动程序以及应用程序等。面对SoC数目众多的硬件模块，复杂的嵌入式软件，由于软件仿真速度和仿真模犁的局限性，验证往往难以达到令人满意的要求，耗费了大最的时间，将给系统芯片的上市带来严重的影响。为了减少此类情况的发生，在流样片之前，进行基于FPGA的系统原型验证，即在FPGA上快速地实现SoC设计中的硬件模块，让软件模块在真正的硬件环境中高速运行，从而实现SoC设计的软硬件协同验证。这种方法已经成为SoC设计流程前期阶段常用的验证方法。 在简要分析几种业内常用的验证技术的基础上，本文重点阐述了基于FPGA的SoC验证流程与技术。结合Mojox数码相机系统芯片(以下简称为Mojox SoC)的FPGA原型验证平台的设计，介绍了Mojox FPGA原型验证平台的硬件设计过程和Mojox SoC的FPGA原型实现，并采用基于模块的FPGA设计实现方法，加快了原型验证的工作进程。 本文还介绍了Mojox SoC中ARM固件和PC应用软件等原型软件的设计实现以及原型验证平台的软硬协同验证的过程。通过软硬协同验证，本文实现了PC机对整个验证平台的摔制，达到了良好的验证效果，且满足了预期的设计要求。
上传时间： 2013-07-02
上传用户：dsgkjgkjg
软件无线电技术作为一种新的通信技术，其基本思想是构造一个通用硬件平台，使宽带A/D，D/A尽量靠近天线，在数字域完成信号处理，通过选用不同软件模块即可实现不同的通信功能，这样大大缩短了电台的研发周期。该技术在通信(尤其是在移动通信)领域有着迫切的需求和广阔的应用前景。 本文阐述了软件无线电的基础理论，对信号采样理论、多速率信号处理技术、高效数字滤波器、数字正交变换理论进行了分析和研究。从目前器件发展水平和实验研究条件出发，设计了一个基于FPGA的软件无线电通信平台。设计采用了中频数字化处理的硬件平台结构，选用Altera Cyclone系列FPGA作为信号处理和总体控制配置的核心，并结合专用通信芯片，数字上变频器AD9856和数字下变频器AD6654来实现该平台。采用VHDL和Verilog HDL语言对时分复用模块、信道编解码模块、调制解调模块等进行了模块化设计，并对电路板设计过程中系统的配置和控制、无源滤波器设计、阻抗匹配电路设计等问题进行了详细的讨论，最后对印制电路板进行测试和调试，获得了预期的效果。 本文给出的设计方案，大大简化了数字通信系统的硬件设备，具有较强的通用性和灵活性，通过修改系统参数和配置程序，即可适应不同的通信模式和信道状况，充分体现了软件无线电的优势。该平台不仅仅能应用在通信设备上，在许多系统验证平台、测试设备中均可应用，颇具实用价值。
上传时间： 2013-07-21
上传用户：浅言微笑
扩频通信系统与常规的通信系统相比，具有很强的抗窄带干扰，抗多径干扰，抗人为干扰的能力，并具有信息隐蔽、多址保密通信等优点。在近年来得到了迅速的发展。本论文主要讨论和实现了基于FPGA的直接序列扩频信号的解扩解调处理。论文对该直扩通信系统和FPGA设计方法进行了相关研究，最后用Altera公司的最新的FPGA开发平台Quarus Ⅱ5.0实现了相关设计。 整个系统分为两个部分，发送部分和接收部分。发送部分主要有串并转换、差分卷积编码、PN码扩频、QPSK调制、成型滤波等模块。接收部分主要有前端抗干扰、数字下变频、解扩解调等模块。 论文首先介绍了扩频通信系统的特点以及相关技术的国内外发展现状，并介绍了本论文的研究思路和内容。 然后，论文分析了几种常用的窄带干扰抑制、载波同步及PN码同步算法，结合实际需要，设计了一种零中频DSSS解调解扩方案。给出了抗窄带干扰、PN码捕获及跟踪以及载波同步的算法分析，采用了基于数字外差调制的自适应陷波器来进行前端窄带干扰抑制处理，用基于自适应门限技术的滑动相关捕获和分时复用单相关器跟踪来改善PN码同步的性能，用基于硬判决的COSTAS(科斯塔斯)环来减少载波提取的算法复杂度，用改进型CORDIC算法实现NCO来方便的进行扩展。 接着，论文给出了系统总体设计和发送及接受子系统的各个功能模块的实现分析以及在Quartus Ⅱ5.0上的实现细节，给出了仿真结果。 然后论文介绍了整个系统的硬件电路设计和它在真实系统中连机调试所得到的测试结果，结果表明该系统具有性能稳定，灵活性好，生产调试容易，体积小，便于升级等特点并且达到课题各项指标的要求。 最后是对论文工作的一些总结和对今后工作的展望。
上传时间： 2013-07-04
上传用户：yd19890720
正交频分复用(OFDM，Orthogonal Frequency Division Multiplexing)技术作为一种可以有效对抗信号波形间干扰的高速传输技术，引起了广泛关注。它利用许多并行的、传输低速率数据的子载波来实现高速率的通信。它的特点是各子载波相互正交，所以扩频调制后的频谱可以相互重叠，不但减小了子载波问的相互干扰，还大大提高了频谱利用率。由于OFDM的高频谱利用率、易于硬件实现、对抗频率选择性衰落和窄带干扰的能力突出等优点，它成为第四代移动通信的首选技术，是当前移动通信技术研究的热点问题。 本文概括的介绍了OFDM系统的基本概念、基本工作原理和关键技术，重点讨论了如何在FPGA上实现OFDM低中频收发信机。基于这些理论知识，确定了OFDM低中频收发信机系统实现方案，并选择ALTERA公司的Cyclone
上传时间： 2013-06-29
上传用户：水瓶kmoon5
本文研究了基于Nios Ⅱ的FPGA-CPU调试技术。论文研究了NiosⅡ嵌入式软核处理器的特性；实现了以Nios Ⅱ嵌入式处理器为核心的FPGA-CPU调试系统的软、硬件设计；对两种不同类型的FPGA-CPU进行了实际调试，对实验数据进行了分析。 在硬件方面，为了控制和检测FPGA-CPU，设计并实现了FPGA-CPU的控制电路、FPGA-CPU的内部通用寄存器组扫描电路、存储器电路等；完成了各种外围设备接口的设计；实现了调试系统的整体设计。 在软件方面，设计了调试监控软件，完成了对FPGA-CPU运行的控制和信号状态的监测。这些信号包括地址和数据总线以及各种寄存器的数据等；实现了多种模式下的FPGA-CPU调试支持单时钟调试、单步调试和软件断点多种调试模式。此外，设计了专用的编译软件，实现了基于不同指令系统的伪汇编程序编译，提高了调试效率。 本文作者在实现了FPGA-CPU调试系统基础上，对两种指令系统不同、结构迥异的FPGA-CPU进行实际调试。调试结果表明，这种基于IP核的可复用设计技术，能够在一个FPGA芯片内实现调试系统和FPGA-CPU的无缝连接，能够有效地调试FPGA-CPU。
上传时间： 2013-05-19
上传用户：xinyuzhiqiwuwu
当今的船用导航雷达具有数字化、多功能、高性能、多接口、网络化。同时要求具有高可靠性、高集成度、低成本，信号处理单元的小型化，产品更新周期短。要同时满足上述需求，高集成度的器件应用是必须的。同时开发周期要短，需求软件的可移植性要强，并且是模块化设计，现场可编程门阵列器件(FPGA)已经成为设计首选。 现场可编程门阵列是基于通过可编程互联连接的可配置逻辑块(CLB)矩阵的可编程半导体器件。与为特殊设计而定制的专用集成电路(ASIC)相对，FPGA可以针对所需的应用或功能要求进行编程。虽然具有一次性可编程(OTP)FPGA，但是主要是基于SRAM的，其可随着设计的演化进行重编程。CLB是FPGA内的基本逻辑单元。实际数量和特性会依器件的不同而不同，但是每个CLB都包含一个由4或6个输入、一些选型电路(多路复用器等)和触发器组成的可配置开关矩阵。开关矩阵是高度灵活的，可以进行配置以便处理组合逻辑、移位寄存器或RAM。当今的FPGA已经远远超出了先前版本的基本性能，并且整合了常用功能(如RAM、时钟管理和：DSP)的硬(ASIC型)块。由于具有可编程特性，所以FPGA是众多市场的理想之选。它高集成度，以及用于设计的强大软件平台、IP核、在线升级可满足需求。 本文介绍了基于FPGA实现船用导航雷达数字信号处理的设计，这是一个具体的、已经完成并进行小批量生产的产品，对指导实践具有一定意义。
上传时间： 2013-04-24
上传用户：稀世之宝039
无线局域网是计算机网络技术和无线通信技术相结合的产物，是利用无线媒介传输信息的计算机网络。在无线通信信道中，由于多径时延不可避免地存在符号间干扰，正交频分复用(OFDM)作为一种可以有效对抗符号间干扰(ISI)和提高频谱利用率的高速传输技术，引起了广泛关注。在无线局域网(WLAN)系统中，OFDM调制技术已经被采用作为其物理层标准，并且公认为是下一代无线通信系统中的核心技术。基于IEEE802.11a的无线局域网标准的物理层采用了OFDM技术，能有效的对抗多径信道衰落，达到54Mbps的速度，而未来而的IEEE802.11n将达到100Mbps的高速。因此，研发以OFDM为核心的原型机研究非常有必要。 本文在深入理解OFDM技术的同时，结合相应的EDA工具对系统进行建模并基于IEEE802.11a物理层标准给出了一种OFDM基带发射机系统的FPGA实现方案。整个设计采用目前主流的自顶向下的设计方法，由总体设计至详细设计逐步细化。在系统功能模块的FPGA实现过程中，针对Xilinx一款160万门的Spartan-3E XCS1600E芯片，依照：IEEE802.11a帧格式，对发射机系统各个模块进行了详细设计和仿真： (1)训练序列生成模块，包括长，短训练序列； (2)信令模块，包括卷积编码，交织，BPSK调制映射； (3)数据模块，包括加扰，卷积编码，删余，交织，BPSK/QPSK/16QAM/64QAM调制映射； (4)OFDM处理部分，包括导频插入，加循环前缀，IFFT处理； (5)对整个发射处理部分联调，并给出仿真结果另外，还完成了接收机部分模块的FPGA设计，并给出了相应的顶层结构与仿真波形。最后提出了改进和进一步开发的方向。
上传时间： 2013-04-24
上传用户：李彦东
1992年5月，JoeMitola首次明确提出了软件无线电的概念。软件无线电将模块化、标准化的硬件单元连接构成硬件平台，通过软件加载实现各种无线通信功能。端到端重配置技术是在软件无线电的基础上发展起来的，该技术使通信系统不仅具有重配置的能力，还能提供一体化的重配置管理架构，实现联合无线资源管理和网络规划。端到端重配置技术已经成为软件无线电的发展趋势。 宽带无线接入(BWA，BroadbandWirelessAccess)是当前通信界研究的热点之一，而WiMax和WiFi是BWA中最热门的两个技术，所以本文选择了IEEE802.16-2004与IEEE802.11a，设计了基于其物理层标准的可重配置OFDM基带系统。它们均采用正交频分复用技术(OFDM，OrthogonalFrequencyDivisionMultiplexing)。 本文研究了IEEE802.16-2004与IEEE802.11a物理层标准，结合Altera公司提供的FPGA开发工具QuartusⅡ、Mentor公司仿真工具ModelsimSE6.0，完成了基于IEEE802.16-2004及IEEE802.11a的可重配置OFDM基带系统的FPGA设计。该设计中，对FPGA进行重新配置，实现了802.16-2004与802.11a两种技术的完全重配置；通过选择不同的参数来调用不同子模块，实现802.16-2004与802.11a内部不同调制技术的局部重配置。该可重配置基带系统核心的FFT/IFFT。模块采用基4按频率抽取及Cordic算法，消除乘法运算，有利于FPGA实现；在802.16-2004系统中，选取了基于前导序列的符号同步算法，在FPGA中实现。最后使用开发软件、综合软件以及仿真软件分析了系统的性能并给出了系统的性能指标。
上传时间： 2013-05-19
上传用户：branblackson
随着GPS(Global Positioning System)技术的不断发展和成熟，其全球性、全天候、低成本等特点使得GPS接收机的用户数量大幅度增加，应用领域越来越广。但由于定位过程中各种误差源的存在，单机定位精度受到影响。目前常从两个方面考虑减小误差提高精度：①用高精度相位天线、差分技术等通过提高硬件成本获取高精度；②针对误差源用滤波算法从软件方面实现精度提高。两种方法中，后者相对于前者在满足精度要求的前提下节约成本，而且便于系统融合，是应用于GPS定位的系统中更有前景的方法。但由于在系统中实现定位滤波算法需要时间，传统CPU往往不能满足实时性的要求，而FPGA以其快速并行计算越来越受到青睐。 本文在FPGA平台上，根据“先时序后电路”的设计思想，由同步没计方法以及自顶向下和自下而上的混合设计方法实现系统的总体设计。从GPS-OEM板输出的定位信息的接收到定位结果的坐标变换，最终到kalman滤波递推计算减小定位误差，实现实时、快速、高精度的GPS定位信息采集处理系统，为GPS定位数据的处理方法做了新的尝试，为基于FPGA的GPS嵌入式系统的开发奠定了基础。具体工作如下： 基于FPGA设计了GPS定位数据的正确接收和显示，以及经纬度到平面坐标的投影变换。根掘GPS输出信息标准和格式，通过串口接收模块实现串口数掘的接收和经纬度信息提取，并通过LCD实时显示。在提取信息的同时将数据格式由ASCⅡ码转变为十进制整数型，实现利用移位和加法运算达到代替乘法运算的效果，从而减少资源的利用率。在坐标转换过程中，利用查找表的方法查找转化时需要的各个参数值，并将该参数先转为双精度浮点小数，再进行坐标转换。根据高斯转化公式的规律将公式简化成只涉及加法和乘法运算，以此简化公式运算量，达到节省资源的目的。 卡尔曼滤波器的实现。首先分析了影响定位精度的各种误差因素，将各种误差因素视为一阶马尔科夫过程的总误差，建立了系统状态方程、观测方程和滤波方程，并基于分散滤波的思想进行卡尔曼滤波设计，并通过Matlab进行仿真。结果表明，本文设计的卡尔曼滤波器收敛性好，定位精度高、估计误差小。在仿真基础上，实现基于FPGA的卡尔曼滤波计算。在满足实时性的基础上，通过IP核、模块的分时复用和树状结构节省资源，实现数据卡尔曼滤波，达到提高数据精度的效果。 设计中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676为硬件平台，采用Verilog HDL硬件描述语言实现，利用Xilinx公司的ISE10.1工具布局布线，一共使用44438个逻辑资源，时钟频率达到100MHZ以上，满足实时性信号处理要求，在保证精度的前提下达到资源最优。Modelsim仿真验证了该设计的正确性。
上传时间： 2013-04-24
上传用户：二驱蚊器
论文讨论了中压电力线载波通信(MV-PLC)的现状和应用前景，介绍了其技术特点和所面临的问题。针对当前中压电力线载波芯片的开发状况，提出了基于OFDM(正交频分复用)技术的中压电力线载波通信的技术优势和其Modem芯片开发的重要性。 针对国内中压电网的结构，根据现有的研究成果，分析了中压电力线信道的传输特性，包括阻抗特性，噪声特性和衰减特性。阐述了OFDM的基本原理、优缺点和其中的关键技术，分析了OFDM系统组成模型及参数选取原则。针对中压电力线信道噪声特点，提出了基于OFDM的中压电力线载波Modem芯片的FPGA(现场可编程门阵列)实现方案，并建立了系统MATLAB定点仿真模型。通过分析定点仿真结果，给出了该OFDM系统的设计参数，并详细介绍了系统中部分模块(主要包括IFFT/FFT模块、数字上变频模块和同步模块)的FPGA实现结构(用Verilog硬件描述语言设计)，并对这些模块进行了功能验证。 最后，搭建仿真平台，对整个系统进行了前端EDA仿真验证。利用低压电力线环境，对所设计的系统进行了FPGA板级的调试，并对测试的结果进行了分析。验证了系统的FPGA设计，并提出了MV-PLC OFDM系统中存在一些问题及系统需要改进之处。
上传时间： 2013-04-24
上传用户：yezhihao
