虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

移动数字电视

  • DVBT发射机系统中的OFDM调制FPGA实现

    该项目完成的是DVB-T发射机系统中OFDM调制部分的FPGA设计.DVB-T是ETSI(欧洲电信标准委员会)提出的数字地面电视广播系统标准,在业界影响很广.整个DVB-T发射机系统包括RS编码,内交织,卷积编码,外交织,星座映射,IFFT变换等主要部分.该项目组负责以FPGA为主体的硬件平台的搭建及编码,调制部分的FPGA软件设计,作者完成了2k模式下IFFT变换的软件设计.该文首先介绍了OFDM及DVB-T相关原理,然后比较分析了各种FFT算法及实现结构的复杂度,最后采取了一种Radix2

    标签: DVBT OFDM FPGA 发射机

    上传时间: 2013-05-17

    上传用户:gundamwzc

  • FPGA在数字信号处理中的应用与研究

    数字信号处理是信息科学中近几十年来发展最为迅速的学科之一.目前,数字信号处理广泛应用于通信、雷达、声纳、语音与图像处理等领域.而数字信号处理算法的硬件实现一般来讲有三种方式:用于通用目的的可编程DSP芯片;用于特定目的的固定功能DSP芯片组和ASIC;可以由用户编程的FPGA芯片.随着微电子技术的发展,采用现场可编程门阵列FPGA进行数字信号处理得到了飞速发展,FPGA正在越来越多地代替ASIC和PDSP用作前端数字信号处理的运算.该文主要探讨了基于FPGA数字信号处理的实现.首先详细阐述了数字信号处理的理论基础,重点讨论了离散傅立叶变换算法原理,由于快速傅立叶变换算法在实际中得到了广泛的应用,该文给出了基-2FFT算法原理、讨论了按时间抽取FFT算法的特点.该论文对硬件描述语言的描述方法和风格做了一定的探讨,介绍了硬件描述语言的开发环境MAXPLUSII.在此基础上,该论文详细阐述了数字集成系统的高层次设计方法,讨论了数字系统设计层次的划分和数字系统的自顶向下的设计方法,探讨了数字集成系统的系统级设计和寄存器传输级设计,描述了数字集成系统的高层次综合方法.最后该文描述了数字信号处理系统结构的实现方法,指出常见的高速、实时信号处理系统的四种结构;由于FFT算法在数字信号处理中占有重要的地位,所以该文提出了用FPGA实现FFT的一种设计思想,给出了总体实现框图;重点设计实现了FFT算法中的蝶形处理单元,采用了一种高效乘法器算法设计实现了蝶形处理单元中的旋转因子乘法器,从而提高了蝶形处理器的运算速度,降低了运算复杂度.

    标签: FPGA 数字信号处理 中的应用

    上传时间: 2013-07-19

    上传用户:woshiayin

  • 基于ARM的导航移动机器人控制系统研究

    随着新的控制算法的应用和电子技术的发展,移动机器人正朝着高速度、高精度、开放化、智能化、网络化方向发展,对控制系统也提出了更高的要求。移动机器人要实现高速度、高精度的位置控制和轨迹跟踪,必须依赖先进的控制策略和优良的运动控制系统。 导航是移动机器人最具挑战性的能力之一,机器人感知、定位、认知及运动控制的性能是决定导航成功的关键因素。根据课题“仿生导航系统”的要求,本文选择“主控制器+运动控制器+英特网远程无线监控”结构进行导航移动机器人控制系统的设计。首先分析导航移动机器人体系结构,建立机器人运动学模型,最后详细阐述控制系统的全部开发过程,包括控制系统需求分析、总体设计、功能模块的划分及软硬件的设计与实现,并对无线通信及英特网通讯做了一些基础研究,开发了无线通讯模块软件和上位机软件。 在控制系统的硬件设计方面,主要包括基于 LPC2138 的主控制单元、基于HCTL-1100 的运动控制单元、基于 6N137 的光电隔离单元、基于 LMD18200 的功率放大单元、传感器接口单元及上位机无线通讯单元的电路设计。软件方面,在μC/OS-Ⅱ实时操作系统的多任务环境下,利用其任务调度功能,合理地协调和组织了控制系统的各项硬件资源,提高了整个系统的实时性和可靠性。上位机采用的无线通讯、Internet 通讯以及可视化监控程序界面,让用户可以方便直观地远程观察和控制机器人。 该控制系统的研制为仿生传感器性能测试提供了一个良好的实验平台,经过实验,验证了系统的可行性,系统的各项功能及控制精度满足设计要求。

    标签: ARM 导航 移动 机器人控制

    上传时间: 2013-05-22

    上传用户:Zxcvbnm

  • 基于ARM平台的数码相框软件开发

    数字摄影的兴起不可避免地引起了数码相框的发展,因为仅有不到35%的数码照片被打印。数码相框的基本原理就是采用普通相框的造型,把原来相框中间的照片部分换成液晶显示屏,配上电源,存储介质等,使得同一个相框内可以循环播放照片,比普通相框的单一显示功能更有优势。从2007年开始,数码相框的市场关注度开始激增。在2008年,数码相框市场呈现高速发展的态势,具有极高的潜在市场价值。 本论文以此为出发点,进行数码相框软件的开发研究工作。作为一款嵌入式产品,核心部件CPU采用了性能价格比、性能功耗比都很高的ARM架构处理器之中的一款——三星S3C2440A,显示器采用了支持双精度扫描的液晶显示屏。软件方面,Bootloader采用较为成熟的u-boot-1.1.4,Linux内核的版本为2.6.12,系统命令集由busybox构成。利用ARM处理器对Linux系统良好的移植性、自带的LCD控制器、音频控制器、SD与USB控制器的特点,进行图像显示、音频播放与文件管理。对于目前大部分数码相框在图片浏览和文件管理功能上的不足,本设计的图像显示功能充分利用了触摸屏功能,实现了图像的触摸式移动,使用户可以自由的观看放大后的图像;文件管理功能则设计成了类似windows的文件浏览器,不仅具有丰富的文件管理功能,而且使习惯了windows的广大用户可以很快的熟悉此功能,并为将来升级为下一代的细分产品——数码相册做好准备。 本设计的核心是基于ARM平台的系统移植与基于QT的应用程序设计。首先根据系统的总体设计思路选择合适的硬件组合;然后在此基础上进行u-boot的移植,嵌入式Linux的移植,QT Embedded/Qtopia的移植,以及最后QT图形界面的设计。

    标签: ARM 数码相框 软件开发

    上传时间: 2013-04-24

    上传用户:rockjablew

  • HDTV码流发生器内置信源解码板和基于FPGA的显示器测试信号发生器的研究

    该论文的工作主要分为两部分,第一部分是介绍与数字高清晰度电视(HDTV)码流发生器配套的信源解码板的设计与实现.信源解码板是整个码流发生器的重要组成部分,该论文在介绍相关标准MPEG-2和AC-3以及整个码流发生器功能的基础上提出了用ST公司的芯片组实现HDTV信源解码板的设计方案.论文详细分析了各个功能模块的具体设计方法以及实现时应注意的问题.目前该课题已经成功结题,各项技术指标完全符合合作单位的要求.该论文的第二部分主要是进行基于FPGA的显示器测试信号发生器的研究与开发.在对测试信号发生器所需产生的13种测试图案和所要适应的18种显示格式的介绍之后,该论文提出了以FLEX10K50为核心控制芯片的显示器测试信号发生器的设计方案.该论文详细讨论了FPGA设计中各个功能模块的划分和设计实现方法,并介绍了对FLEX10K50进行配置的方法.

    标签: HDTV FPGA 码流 发生器

    上传时间: 2013-04-24

    上传用户:yoleeson

  • 数字密码锁设计(电子密码锁制作论文)

    数字密码锁设计:本文的电子密码锁利用数字逻辑电路,实现对门的电子控制,并且有各种附加电路保证电路能够安 工作,有极高的安全系数。 关键词 电子密码锁 电压比较器 555单稳态电路 计数器 JK触发器

    标签: 数字密码锁 电子密码锁 论文

    上传时间: 2013-06-03

    上传用户:gmh1314

  • ADC0808的数字电压表C语言-仿真实例

    ADC0808的数字电压表C语言-仿真实例

    标签: 0808 ADC 数字电压表 C语言

    上传时间: 2013-04-24

    上传用户:ljt101007

  • 数字地模拟地的布局原则及布线规则.pdf

    关于数字地和模拟地的布局原则和布线原则,

    标签: 数字地 布局 布线规则

    上传时间: 2013-07-27

    上传用户:WMC_geophy

  • 保密通信中RS编解码的FPGA实现

    由于信道中存在干扰,数字信号在信道中传输的过程中会产生误码.为了提高通信质量,保证通信的正确性和可靠性,通常采用差错控制的方法来纠正传输过程中的错误.本文的目的就是研究如何通过差错控制的方法以提高通信质量,保证传输的正确性和可靠性.重点研究一种信道编解码的算法和逻辑电路的实现方法,并在硬件上验证,利用码流传输的测试方法,对设计进行测试.在以上的研究基础之上,横向扩展和课题相关问题的研究,包括FPGA实现和高速硬件电路设计等方面的研究. 纠错码技术是一种通过增加一定的冗余信息来提高信息传输可靠性的有效方法.RS码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,既能纠正随机错误,也能纠正突发错误.在深空通信,移动通信以及数字视频广播等系统中具有广泛的应用,随着RS编码和解码算法的改进和相关的硬件实现技术的发展,RS码在实际中的应用也将更加广泛. 在研究中,对所研究的问题进行分解,集中精力研究课题中的重点和难点,在各个模块成功实现的基础上,成功的进行系统组合,协调各个模块稳定的工作. 在本文中的EDA设计中,使用了自顶向下的设计方法,编解码算法每一个子模块分开进行设计,最后在顶层进行元件例化,正确实现了编码和解码的功能. 本文首先介绍相关的数字通信背景;接着提出纠错码的设计方案,介绍RS(31,15)码的编译码算法和逻辑电路的实现方法,RTL代码编写和逻辑仿真以及时序仿真,并讨论了FPGA设计的一般性准则以及高速数字电路设计的一些常用方法和注意事项;最后设计基于FPGA的硬件电路平台,并利用静态和动态的方法对编解码算法进行测试. 通过对编码和解码算法的充分理解,本人使用Verilog HDL语言对算法进行了RTL描述,在Altera公司Cyclone系列FPGA平台上面实现了编码和解码算法. 其中,编码的最高工作频率达到158MHz,解码的最高工作频率达到91MHz.在进行硬件调试的时候,整个系统工作在30MHz的时钟频率下,通过了硬件上的静态测试和动态测试,并能够正确实现预期的纠错功能.

    标签: FPGA 保密通信 RS编解码

    上传时间: 2013-07-01

    上传用户:liaofamous

  • 高速数字电路设计教材华为黑魔手册翻译

    高速数字电路设计教材 华为黑魔手册翻译

    标签: 高速数字电路 设计教材 华为

    上传时间: 2013-07-20

    上传用户:ZHWKLIU