虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

积分放

  • 单电源运放图集.pdf

    专辑类-应用电路专辑-71册-594M 单电源运放图集.pdf

    标签: 单电源 运放 图集

    上传时间: 2013-07-05

    上传用户:liuwei6419

  • 运放及模拟集成电路-248页-6.5M.pdf

    专辑类-实用电子技术专辑-385册-3.609G 运放及模拟集成电路-248页-6.5M.pdf

    标签: 248 6.5 运放

    上传时间: 2013-07-24

    上传用户:qulele

  • 单电源运放图集-[精]-24页-0.5M-PDF版.pdf

    专辑类-实用电子技术专辑-385册-3.609G 单电源运放图集-[精]-24页-0.5M-PDF版.pdf

    标签: M-PDF 0.5 24

    上传时间: 2013-06-17

    上传用户:busterman

  • 语音录放和识别集成电路应用与制作实例-251页-6.2M.pdf

    专辑类-实用电子技术专辑-385册-3.609G 语音录放和识别集成电路应用与制作实例-251页-6.2M.pdf

    标签: 251 6.2 语音录放

    上传时间: 2013-07-10

    上传用户:梦雨轩膂

  • 电磁场积分方程法-274页-2.7M-pdf版.pdf

    专辑类-微波相关专辑-共31册-341M 电磁场积分方程法-274页-2.7M-pdf版.pdf

    标签: M-pdf 274 2.7

    上传时间: 2013-04-24

    上传用户:王小奇

  • 电子工程中的积分变换-462页-5.2M.pdf

    专辑类-电子基础类专辑-153册-2.20G 电子工程中的积分变换-462页-5.2M.pdf

    标签: 462 5.2 电子工程

    上传时间: 2013-04-24

    上传用户:不挑食的老鼠

  • 语音录放和识别集成电路应用与制作实例-251页-6.2M.pdf

    专辑类-数字处理及显示技术专辑-106册-9138M 语音录放和识别集成电路应用与制作实例-251页-6.2M.pdf

    标签: 251 6.2 语音录放

    上传时间: 2013-05-29

    上传用户:1417818867

  • 常用运放电路集锦.rar

    常用运放电路的设计与制作 了解各种常用类型运放电路的设计并区分它们的不同

    标签: 运放电路 集锦

    上传时间: 2013-08-05

    上传用户:dtvboyy

  • 实时视频缩放算法研究及FPGA实现.rar

    调整视频图像的分辨率需要视频缩放技术。如果图像缩放技术的处理速度达到实时性要求就可以应用于视频缩放。 传统图像缩放技术利用插值核函数对已有像素点进行插值重建还原图像。本文介绍了图像插值的理论基础一采样定理,并对理想重建函数Sinc函数进行了讨论。本文介绍了常用的线性图像插值技术及像素填充、自适应插值和小波域图像缩放等技术。然后,本文讨论了分级线性插值算法的思想,设计并实现了FPGA上的分级双三次算法。最后本文对各种算法的缩放效果进行了分析和讨论。 本文在分析现有视频缩放算法基础之上,提出了分级线性插值算法,并应用在简化线性插值算法中。分级线性插值算法以牺牲一定的计算精度为代价,用查找表代替乘法计算,降低了算法复杂度。本文设计并实现了分级双三次插值算法,详细说明了板上系统的模块结构。最后本文将分级线性插值算法与原线性插值算法效果图进行比较,比较结果显示分级插值算法与原算法误差较小,在放大比例较小时可以取代原算法。结果证明分级双三次线性插值算法的FPGA实现能够满足额定帧频,可以进行实时视频缩放。

    标签: FPGA 实时视频 算法研究

    上传时间: 2013-04-24

    上传用户:亚亚娟娟123

  • 图像缩放算法的研究与FPGA设计.rar

    Scaler是平板显示器件(FPD,Flat Panel Display)中的重要组成部分,它将输入源图像信号转换成与显示屏固定分辨率一致的信号,并控制其显示在显示屏上。本文在研究图像缩放算法和scaler在FPD中工作过程的基础上,采用自上而下(Top-down)的设计方法,给出了scaler的设计及FPGA验证。该scaler支持不同分辨率图像的缩放,且缩放模式可调,也可以以IP core的形式应用于相关图像处理芯片中。 图像缩放内核是scaler的核心部分,它是scaler中的主要运算单元,完成图像缩放的基本功能,它所采用的核心算法以及所使用的结构设计决定着缩放性能的优劣,也是控制芯片成本的关键。因此,本文从缩放内核的结构入手,对scaler的总体结构进行了设计;通过对图像缩放中常用算法的深入研究提出了一种新的优化算法——矩形窗缩放算法,并对其计算进行分析和简化,降低了计算的复杂度。FPGA设计中,采用列缩放与行缩放分开处理的结构,使用双口RAM作为两次缩放间的数据缓冲区。使用这种结构的优势在于:行列缩放可以同时进行,数据处理的可靠性高、速度快:内核结构简单明了,数据缓冲区大小合适,便于设计。此外,本文还介绍了其他辅助模块的设计,包括DVI接口信号处理模块、缩放参数计算与控制模块以及输出信号检测与时序滤波模块。 本设计使用Verilog HDL对各模块进行了RTL级描述,并使用Quartus II7.2进行了逻辑仿真,最后使用Altera公司的FPGA芯片来进行验证。通过逻辑验证和系统仿真,证明该scaler的设计达到了预期的目标。对于不同分辨率的图像,均可以在显示屏上得到稳定的显示。

    标签: FPGA 图像 法的研究

    上传时间: 2013-05-30

    上传用户:xiaowei314