采用VHDL语言设计一个4通道的数据采集控制模块.
上传时间： 2022-04-25
上传用户：
RS485自动流向硬件控制设计方案 不用GPIO控制直接就可以完成接收和发送数据
标签： RS485
上传时间： 2022-05-10
上传用户：
Altera(Intel)_MAX10_10M02SCU169开发板资料硬件参考设计+逻辑例程.QM_MAX10_10M02SCU169开发板主要特征参数如下所示： 主控CPLD：10M02SCU169C8G； 主控CPLD外部时钟源频率：50MHz； 10M02SCU169C8G芯片内部自带丰富的Block RAM资源； 10M02SCU169C8G芯片逻辑单元数为2K LE； QM_MAX10_10M02SCU169开发板板载Silicon Labs的CP2102芯片来实现USB转串口功能； QM_MAX10_10M02SCU169开发板板载MP2359高效率DC/DC提供CPLD芯片工作的3.3V电源； QM_MAX10_10M02SCU169开发板引出了两排50p、2.54mm间距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模块、高速ADC采集模块或者CMOS摄像头模块等； QM_MAX10_10M02SCU169开发板引出了芯片的3路按键用于测试； QM_MAX10_10M02SCU169开发板引出了芯片的3路LED用于测试； QM_MAX10_10M02SCU169开发板引出了芯片的JTAG调试端口，采用双排10p、2.54mm的排针；
上传时间： 2022-05-11
上传用户：
Altera(Intel)_Cyclone10_10CL006开发板资料硬件参考设计+逻辑例程。QM_Cyclone10_10CL006开发板主要特征参数如下所示： 主控FPGA：10CL006YU256C8G； 主控FPGA外部时钟源频率：50MHz； 10CL006YU256C8G芯片内部自带丰富的Block RAM资源； 10CL006YU256C8G芯片逻辑单元数为6K LE； QM_Cyclone10_10CL006开发板板载MP2359高效率DC/DC提供FPGA芯片工作的3.3V电源； QM_Cyclone10_10CL006开发板引出了两排64p、2.54mm间距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模块、高速ADC采集模块或者CMOS摄像头模块等； QM_Cyclone10_10CL006开发板引出了芯片的3路按键用于测试； QM_Cyclone10_10CL006开发板引出了芯片的2路LED用于测试； QM_Cyclone10_10CL006开发板引出了芯片的JTAG调试端口，采用双排10p、2.54mm的排针；
上传时间： 2022-05-11
上传用户：qingfengchizhu
Artix-7 XC7A35T-DDR3开发板资料硬件参考设计资料QM_ XC7A35T开发板主要特征参数如下所示： 主控FPGA：XC7A35T-1FTG256C； 主控FPGA外部时钟源频率：50MHz； XC7A35T-1FTG256C芯片内部自带丰富的Block RAM资源，达到了1,800kb； XC7A35T-1FTG256C芯片逻辑单元数为33,280； QM _XC7A35T板载N25Q064A SPI Flash芯片，8MB(64Mbit)的存储容量； QM _XC7A35T板载256MB镁光的DDR3存储器，型号为MT41K128M16JT-125:K； QM _XC7A35T提供核心板芯片工作的3.3V电源，有一路3.3V的LED电源指示灯，板载高性能DC/DC芯片给FPGA 1.0V Core电压，DDR3 1.5V电压供电以及VDD_AUX的1.8V电压； QM _XC7A35T引出了两排2x32p、2.54mm间距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模块、高速ADC采集模块或者CMOS摄像头模块等； QM _XC7A35T引出了芯片的2路按键用于测试,其中一路用于PROGROM_B信号编程按钮； QM _XC7A35T引出了芯片的3路LED灯用于测试，其中一路LED为FPGA_DONE信号指示灯； QM _XC7A35T引出了芯片的JTAG调试端口，采用单排6p、2.54mm间距的排针；
标签： DDR3
上传时间： 2022-05-11
上传用户：shjgzh
Altera(Intel)_Cyclone_IV_EP4CE15_开发板资料硬件参考设计+逻辑例程Cyclone IV EP4CE15核心板主要特征参数如下所示：➢ 主控FPGA：EP4CE15F23C8N；➢ 主控FPGA外部时钟源频率：50MHz；➢ EP4CE15F23C8N芯片内部自带丰富的Block RAM资源；➢ EP4CE15F23C8N芯片逻辑单元数为15K LE；➢ Cyclone IV EP4CE15板载W25Q064 SPI Flash芯片，8MB字节的存储容量；➢ Cyclone IV EP4CE15板载Winbond 32MB的SDRAM，型号为W9825G6KH-6；➢ Cyclone IV EP4CE15核心板板载MP2315高效率DC/DC芯片提供FPGA芯片工作的3.3V电源；➢ Cyclone IV EP4CE15核心板引出了两排64p、2.54mm间距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模块、高速ADC采集模块或者CMOS摄像头模块等；➢ Cyclone IV EP4CE15核心板引出了芯片的3路按键用于测试；➢ Cyclone IV EP4CE15核心板引出了芯片的2路LED用于测试；➢ Cyclone IV EP4CE15核心板引出了芯片的JTAG调试端口，采用双排10p、2.54mm的排针；
上传时间： 2022-05-11
上传用户：zhanglei193
verilog 写的硬件示波器设计检测频率为1K~10KHz，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
上传时间： 2022-05-16
上传用户：默默
AES加密算法的硬件实现，硬件语言为verilog
上传时间： 2022-05-18
上传用户：
软件无线电是一种解决无线电通信领域内多体系并存、不同体系间无法制订统一标准等问题的方案。由于软件无线电是基于软件编程实现各种功能，其主要的特点表现在灵活性和开放性上。只要在其硬件系统能处理的信号频段，想要增加相对应频段中的通信功能只需通过软件就能实现。软件无线电的特点主要体现在软件可编程和可升级上，但是不管其实现功能多样性还是频段的扩展，都必须要求硬件系统具备相应的处理能力。软件无线电硬件平台目的是为了处理信号和实现不同通信功能，在软件无线电系统中不可或缺。文章首先从理论上研究了软件无线电技术，从技术原理角度分析了软件无线电硬件平台的结构体系，比较其优缺点，最终确立了以ADI公司的AD9361射频收发芯片为核心处理器件的软件无线电硬件平台的设计方案，然后将软件无线电硬件平台分为AD9361模块、信号接口模块、电源模块这三个主要部分。其中主要介绍了AD9361芯片、信号输入/输出接口、FMC连接器、电源供电电路、电源监测电路等多个方案。在保证信号完整性和电源完整性的前提下完成了PCB版图设计。最后配合ML605开发板，对该硬件平台的各项功能进行测试，最终连接天线能够将GSM广播信号正确接收。验证了该软件无线电硬件平台设计的正确性，同时也验证了该硬件平台的功能正常，性能良好。本文设计并实现了一种基于AD936]的软件无线电硬件平台，该平台工作频率为70MHz至6GHz，包含完整的发射和接收功能，具有多种工作模式，多种应用场景的特点。通过FMC连接器与Xilinx公司的Virtex-6FPGAML605开发板相连，实现射频应用开发，在宽带通信、测试等场合均能有良好的表现，对现阶段的软件无线电研究以及产品开发有着用药的价值和意义。
上传时间： 2022-07-11
上传用户：
单片机硬件电路设计实例(工程师多年经验总结)
标签： 单片机
上传时间： 2022-07-22
上传用户：
