虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

硬件解码

  • 基于ARM多核平台的打印机JPEG高速解码引擎设计与实现

    大多数现在的PCL打印机驱动程序都是将需要打印的文件(包括图形或者文本)处理成JPEG文件发送到打印机进行打印,因为这样一方面可以减少发送给打印机的数据量,一方面可以极大的简化驱动程序的开发。而在打印机内部,这些JPEG文件又被解码成BMP文件进行进一步的处理。采用这种方式工作的打印机JPEG解码的工作占据了其CPU时间的一半以上,所以JPEG文件解码引擎是打印机的核心之一,提高JPEG的解码速度对于提高打印机的处理能力至关重要。 同时,JPEG文件解码工作是一个计算密集型的作业,主要有两个办法提高它的速度:一个是设计更高效的算法,一个是采用性能更加强劲的CPU设备。在单核CPU的嵌入式环境中,JPEG编解码速度已经几乎到了极限,难有提升的空间,然而近两年多核嵌入式芯片的出现,为大幅度提升它的性能提供了可能。 本文基于嵌入式的Linux平台,采用ARM11 MPCore4核处理器,针对PCL,XL打印机控制语言的JPEG文件解码设计和实现了一个高速引擎,主要内容为: 分析和解码PCL,XL文件,提取出其中的JPEG文件。 对JPEG文件实现并行化解码,在多个处理器核上并行处理,并针对多核处理器构架进行内存读取等方面的优化。 针对多核处理器的特点和优势,设计和实现多线程调度算法。 总结和提取数据,分析多核处理器相对于单核处理器的性能提升。 另外,为便于读者理解,文中简要介绍了ARM(SIMD)指令集,嵌入式汇编以及与硬件相关的一些概念。

    标签: JPEG ARM 多核 打印机

    上传时间: 2013-06-16

    上传用户:scorpion

  • 基于ARM和WindowsCE的H264解码器的研究及优化

    随着通信产业的发展,尤其是今年3G牌照的发放,视频业务在移动多媒体方面将会有更加重要的地位,所以在移动终端上实现支持高效视频编码标准的解码功能就成为一项非常有实际意义的工作。 H.264作为新一代的高压缩率的视频标准,凭借其较高的压缩率和优秀图像质量,使得H.264只要利用较小的空间就能存储更多的视频数据,在更低的网络带宽条件下提供更优质量的视频。然而高度的压缩必然付出较高的硬件代价。如何能完成视频良好解码并能节约硬件资源成为研究热点。 考虑到H.264视频编解码的计算复杂度,在硬件选择上一般比较注重高性能处理器的选择。计算目前主流的实现方式包括ASIC的专用集成芯片实现或者是DSP的软件实现。ARM处理器伴随技术的进步,尤其是对支持数字信号处理的功能加强后,在视频编解码领域的应用也越来越广泛。 本文以WindowsCE5.0和S3C2440A嵌入式平台作为H.264解码器的载体,研究的代码版本是t264-src-0.14,主要进行了以下几个方面的工作: 研究了H.264视频压缩标准和它的体系结构,尤其是对解码器部分进行了硬件要求的分析。 深入研究了WINCE5.0和ARM结合的平台特性,根据实际的硬件平台需要,定制了相应的操作系统。 完成了基于T264代码的解码库在WINCE5.0下的移植,并进行了相应的代码和算法的优化并完成了基于WINCE5.0操作系统下播放程序的编写。 通过实验数据证明,在基于单核的ARM芯片中,主要靠软件进行QCIF格式的H.264视频解码从而获得良好播放效果的方法是有效的。

    标签: WindowsCE H264 ARM 解码器

    上传时间: 2013-07-24

    上传用户:myworkpost

  • 基于H.264的无线传输差错控制及解码器的ARM实现

    信息化社会的到来以及IP技术的兴起,正深刻的改变着电信网络的面貌以及未来技术发展的走向。无线通信技术的发展为实现数字化社区提供了有力的保证。而视频通信则成为多媒体业务的核心。如何在环境恶劣的无线环境中,实时传输高质量的视频面临着巨大的挑战,因此这也成为人们的研究热点。 对于无线移动信道来说,网络的可用带宽是有限的。由于多径、衰落、时延扩展、噪声影响和信道干扰等原因,无线移动通信不仅具有带宽波动的特点,而且信道误码率高,经常会出现连续的、突发性的传输错误。无线信道可用带宽与传输速率的时变特性,使得传输的可靠性大为降低。 视频播放具有严格的实时性要求,这就要求网络为视频的传输提供足够的带宽.有保障的延时和误码率。为了获得可接受的重建视频质量,视频传输至少需要28Kbps左右的带宽。而且视频传输对时延非常敏感。然而无线移动网络却无法提供可靠的服务质量。 基于无线视频通信面临的挑战,本文在对新一代视频编码国际标准H.264/AVC研究的基础上,主要在提高其编码效率和H.264的无线传输抗误码性能,以及如何在嵌入式环境下实现H.264解码器进行了研究。 结合低码率和帧内刷新,提出一种针对感兴趣区的可变帧内刷新方法。实验表明该方法可以使用较少的码率对感兴趣区域进行更好的错误控制,以提高区域图像质量,同时能根据感兴趣区及信道的状况自动调整宏块刷新数量,充分利用有限的码率。 为了有效的平衡编码效率和抗误码能力的之间的矛盾,笔者提出了一种自适应FMO(Flexible Macroblock Order)编码方法,可根据图像的复杂度自适应地选择编码所需的FMO模式。仿真结果表明这种FMO编码方式完全可行,且在运动复杂度频繁变化时效果更加明显,完全可应用在环境恶劣的无线信道中。 在对嵌入式PXA270硬件结构和X264研究的基础上,基本实现了基于H.264的嵌入式解码,在PXA270基础上进行环境的配置,定制WirtCE操作系统,并编译、产生开发所用的SDK和下载内核到目标机。利用开发工具EVC实现在PC机上的实时开发和在线仿真调试,最终实现了对无差错H.264码流实时解码。

    标签: 264 ARM 无线传输 差错控制

    上传时间: 2013-06-18

    上传用户:也一样请求

  • DVBT信道编解码算法研究及FPGA实现

    数字通信系统中,在实际信道上传输数字信号时,由于信道传输特性不理想及噪声的影响,接收端所收到的数字信号不可避免地会发生错误。为了减小误码率,提高接收质量,必须采用差错控制编码。对于数字视频通信系统这类高码率,高要求的系统,为了提供优良的图象质量,采用差错控制编码尤为重要。 本文采用的DVB-T系统差错控制技术是针对于数字视频通信而设计的,提出了纠错编码结合交织技术的实现方案,即RS(204,188,8)截短码、卷积交织、卷积码三种技术的级联。各技术中的参数设计为输入的MPEG-2传输流(TS流)提供了便利,在编码后可以保持传输流的帧结构和同步字节不改变,使接收端的同步捕获和同步跟踪成为可能。 本文首先简要介绍了差错控制技术,DVB-T系统,以及硬件实现所用到的FPGA实现方法。然后分别研究RS码、卷积交织、卷积码的编解码原理,并提出了三类技术的硬件实现方案。其中,重点论述了RS码解码的硬件实现。将RS码解码分为四个模块:伴随式计算,BM迭代,钱搜索和错误值计算,分别讲述每个模块的电路设计方案并给出仿真结果。最后,将该差错控制系统应用于一个输出速率恒定的实际数字视频通信系统中,按系统需要,加入了接口电路和速率控制的设计。

    标签: DVBT FPGA 信道 编解码

    上传时间: 2013-04-24

    上传用户:gcs333

  • DVB系统中RS编解码器的FPGA实现

    该论文讨论如何采用一种串行无逆的Berlekamp-Massey(BM)算法,设计应用于DVB系统中的RS(204,188)信道编码/解码电路,并通过FPGA的验证.RS解码器的设计采用无逆BM算法,并利用串行方式来实现,不仅避免了求逆运算,而且只需用3个有限域乘法器就可以实现,大大的降低了硬件实现的复杂度,并且因为在硬件实现上,采用了3级流水线(pipe-line)的处理结构.RS编码器的设计中,利用有限域常数乘法器的特性对编码电路进行优化.这些技术的采用大大的提高了RS编/解码器的效率,节省了RS编/解码器所占用资源.

    标签: FPGA DVB RS编解码

    上传时间: 2013-08-05

    上传用户:BOBOniu

  • DVB信道编解码算法研究与FPGA实现

    随着人们对于数字视频和数字图像的需求越来越大,数字电视广播和手机电视迅速发展起来,但是人们对于数字图像质量的要求也越来越高。对于观众来讲,画面的质量几乎是最为重要的,然而由于信道传输特性不理想和加性噪声的影响,不可避免地会产生误码,导致图像质量的下降,甚至无法正常收看。因此,为了保障图像质量就需要采用纠错编码(又称信道编码)的方式来实现通信。在数字视频广播系统(DVB)中,无论是卫星传输,电缆传输还是地面传输都采用了信道编码。 本文首先深入研究DVB标准中的信道编码部分的关键技术;然后依照DVB-T标准技术要求,设计并硬件实现了数字视频传输的信道编解码系统。在该系统中,编解码器与信源端的接口利用了MPEG-2的视频传输接口同步并行接口(SPI),这种接口的应用让系统具有很强的通用性;与信道端接口采用了G.703接口,具有G.703接口功能和特性的数据通信设备可以直接与数字通信设备连接,这使得应用时对于信道的选择具有较大的灵活性。 在深入理解RS编解码算法,卷积交织/解交织原理,卷积编码/VITERBI译码算法原理的基础上,本文给出了解码部分的设计方案,并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件实现。在RS解码过程中引入了流水线机制,从而很大程度上提高了解码效率。解交织器部分采用了RAM分区循环法,利用对RAM读写地址的控制实现解卷积交织,这种方法控制电路简单,实现速度比较快,代价小。VITERBI译码器采用截尾译码,在几乎不影响译码准确度的基础上大大提高了解码效率。

    标签: FPGA DVB 信道 编解码

    上传时间: 2013-07-16

    上传用户:372825274

  • 保密通信中RS编解码的FPGA实现

    由于信道中存在干扰,数字信号在信道中传输的过程中会产生误码.为了提高通信质量,保证通信的正确性和可靠性,通常采用差错控制的方法来纠正传输过程中的错误.本文的目的就是研究如何通过差错控制的方法以提高通信质量,保证传输的正确性和可靠性.重点研究一种信道编解码的算法和逻辑电路的实现方法,并在硬件上验证,利用码流传输的测试方法,对设计进行测试.在以上的研究基础之上,横向扩展和课题相关问题的研究,包括FPGA实现和高速硬件电路设计等方面的研究. 纠错码技术是一种通过增加一定的冗余信息来提高信息传输可靠性的有效方法.RS码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,既能纠正随机错误,也能纠正突发错误.在深空通信,移动通信以及数字视频广播等系统中具有广泛的应用,随着RS编码和解码算法的改进和相关的硬件实现技术的发展,RS码在实际中的应用也将更加广泛. 在研究中,对所研究的问题进行分解,集中精力研究课题中的重点和难点,在各个模块成功实现的基础上,成功的进行系统组合,协调各个模块稳定的工作. 在本文中的EDA设计中,使用了自顶向下的设计方法,编解码算法每一个子模块分开进行设计,最后在顶层进行元件例化,正确实现了编码和解码的功能. 本文首先介绍相关的数字通信背景;接着提出纠错码的设计方案,介绍RS(31,15)码的编译码算法和逻辑电路的实现方法,RTL代码编写和逻辑仿真以及时序仿真,并讨论了FPGA设计的一般性准则以及高速数字电路设计的一些常用方法和注意事项;最后设计基于FPGA的硬件电路平台,并利用静态和动态的方法对编解码算法进行测试. 通过对编码和解码算法的充分理解,本人使用Verilog HDL语言对算法进行了RTL描述,在Altera公司Cyclone系列FPGA平台上面实现了编码和解码算法. 其中,编码的最高工作频率达到158MHz,解码的最高工作频率达到91MHz.在进行硬件调试的时候,整个系统工作在30MHz的时钟频率下,通过了硬件上的静态测试和动态测试,并能够正确实现预期的纠错功能.

    标签: FPGA 保密通信 RS编解码

    上传时间: 2013-07-01

    上传用户:liaofamous

  • 基于FPGA的JPEG编解码芯片设计

    近年来,随着微电子技术的高速发展,数字图像压缩编码技术的逐渐成熟,实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用,图像压缩/解压的IC芯片也已成为多媒体技术的核心,实现这些算法芯片的研究成为信息产业的新热点.该文基于FPGA设计了JPEG图像压缩编解码芯片,通过改进算法优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性.在JPEG编码器设计中,改进了JEONG的DCT变换算法,采用流水线优化算法解决时间并行性问题,提高了DCT/IDCT模块的运算速度;设计了基于查找表结构的定点乘法器,便于在设计中共享乘法单元,以适应流水线设计的要求;依据Huffman编码表的规律性,采用并行查找表结构,用较少的存储单元完成Huffman编解码的运算,同时也提高了编解码速度.在JPEG解码器设计中,根据Huffman码字本身的特点和JPEG标准,设计了一种Huffman码字分组结构,基于该结构提出分组Huffman查找表及地址编码的设计方法,进而完成了新的快速Huffman解码算法及其模块设计.整个设计及其各个模块都在ALTERA公司的EDA工具QUARTUSII平台上进行了逻辑综合及功能和时序仿真.综合和仿真结果表明,基于FPGA的JPEG图像编解码芯片消耗很少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利用率方面均达到了较优的状态,可满足实时JPEG图像编解码的要求.在逻辑设计的基础上,该设计可以进一步作硬件仿真和实验,将源代码烧录进FPGA芯片,作为独立器件或有自主知识产权的JPEG IP模块,应用于可视电话、手机和会议电视等低成本JPEG编解码系统的实现.

    标签: FPGA JPEG 编解码 芯片设计

    上传时间: 2013-05-31

    上传用户:yuying4000

  • 基于FPGA的MPEG4编解码芯片开发系统设计研究

    MPEG-4是目前非常流行的视频压缩标准,基于MPEG-4的视频处理系统有两种体系结构:可编程结构和专用结构.可编程结构灵活,适用范围广,易于升级,但电路复杂,电路功耗大.专用视频编解码器结构硬件开销小,处理速度高.该文主要研究专用的MPEG-4视频编解码芯片设计方法.目前市场上MPEG-4视频编解码芯片主要是Simple Profile级别的,而我们设计的芯片要实现Advanced Simple Profile级别.该文采用了一种基于大规模FPGA的软硬件相结的芯片设计方案,我们设计了基于FPGA的MPEG-4芯片设计开发平台,完成算法的硬件仿真与测试.论文围绕基于FPGA的MPEG-4芯片开发系统设计,分为两个部分.第一部分介绍了目前国内外实现MPEG-4视频处理系统的主要方法和应用,概述了国际上MPEG-4视频编解码芯片设计的一般方法及其发展趋势,详细描述了我们的基于FPGA的MPEG-4编解码芯片开发系统的结构.第二部分重点讲述了基于FPGA的MPEG-4芯片开发系统各个电路模块的设计,包括电源模块、FPGA配置模块、时钟生成模块、视频输入/输出模块、RS232串口模块、以太网接口模块、USB接口模块等.同时也介绍了I

    标签: MPEG4 FPGA 编解码芯片 开发系统

    上传时间: 2013-06-15

    上传用户:it男一枚

  • 基于FPGA的水下远程遥控解码电路的设计与研究

    随着计算机和集成电路技术的不断发展,基于EDA技术的芯片设计正在成为电子系统设计的主流.现场可编程门阵列(FPGA)作为一种可编程专用集成电路(ASIC)已经广泛应用于计算机、通信、航空航天等各个领域.一般来讲,FPGA多用于高速通信和高速信号处理领域,以发挥其处理速度快的特点,本文将其应用于一低速低功耗系统——某水下远程遥控接收系统,主要用其在频域来实现水下远程遥控的解码,取得了令人满意的效果.该文主要做了以下几方面的工作.首先,深入研究和分析了在频域实现水下远程遥控解码的原理并进行了遥控指令编码设计;其次,用ALTERA公司的CYCLONE系列FPGA芯片完成了水下远程遥控FPGA解码芯片的设计工作,包括硬件描述语言(VHDL)编码、电路前后仿真、综合和布局布线工作,并对设计的FPGA解码芯片进行了初步的功耗估算:最后设计制作了一块FPGA解码芯片电路验证测试板,并完成了电路调试和测试.实验测试结果表明,用FPGA实现水下远程遥控解码电路的方案是可行的,可以有效地缩小系统体积、提高系统可靠性,在保证系统性能情况下做到更低的功耗,还可以实现在系统配置和编程,使得系统的调试、升级和维护更加灵活方便.

    标签: FPGA 远程遥控 解码电路

    上传时间: 2013-06-03

    上传用户:zoushuiqi