虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

硬件流程

  • 基于数据符号同步的FPGA仿真实现

    近年来,人们对无线数据和多媒体业务的需求迅猛增加,促进了宽带无线通信新技术的发展和应用。正交频分复用 (Orthogonal Frequency Division Multiolexing,OFDM)技术已经广泛应用于各种高速宽带无线通信系统中。然而 OFDM 系统相比单载波系统更容易受到频偏和时偏的影响,因此如何有效地消除频偏和时偏,实现系统的时频同步是 OFDM 系统中非常关键的技术。 本文讨论了非同步对 OFDM 系统的影响,分析了当前用于 OFDM 系统中基于数据符号的同步算法,并简单介绍非基于数据符号同步技术。基于数据符号的同步技术通过加入训练符号或导频等附加信息,并利用导频或训练符号的相关性实现时频同步。此算法由于加入了附加信息,降低了带宽利用率,但同步精度相对较高,同步捕获时间较短。 随着电子芯片技术的快速发展,电子设计自动化 (Electronic DesignAutomation,EDA) 技术和可编程逻辑芯片 (FPGA/CPLD) 的应用越来越受到大家的重视,为此文中对 EDA 技术和 Altera 公司制造的 FPGA 芯片的原理和结构特点进行了阐述,还介绍了在相关软件平台进行开发的系统流程。 论文在对基于数据符号三种算法进行较详细的分析和研究的基础上,尤其改进了基于导频符号的同步算法之后,利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平台上实现了 OFDM 同步的硬件设计,然后进行了软件仿真。其中对基于导频符号同步的改进算法硬件设计过程了进行了详细阐述。不仅如此,对于基于 PN 序列帧的同步算法和基于循环前缀 (Cycle Prefix,CP) 的极大似然 (Maximam Likelihood,ML)估计同步算法也有具体的仿真实现。 最后,文章还对它们进行了比较,基于导频符号同步设计的同步精度比较高,但是耗费芯片的资源多,另一个缺点是没有频偏估计,因此运用受到一定限制。基于 PN 序列帧的同步设计使用了最少的芯片资源,但要提取 PN 序列中的信号数据有一定困难。基于循环前缀的同步设计占用了芯片 I/O 脚稍显多。这几种同步算法各有优缺点,但可以根据不同的信道环境选用它们。

    标签: FPGA 数据 同步的 仿真实现

    上传时间: 2013-04-24

    上传用户:断点PPpp

  • 基于FPGA的JPEG实时图像编解码系统

    JPEG是联合图像专家组(Joint Picture Expert Group)的英文缩写,是国际标准化组织(ISO)和CCITT联合制定的静态图像压缩编码标准。JPEG的基于DCT变换有损压缩具有高压缩比特点,被广泛应用在数据量极大的多媒体以及带宽资源宝贵的网络程序中。 动态图像的JPEG编解码处理要求图像恢复质量高、实时性强,本课题就是针对这两个方面的要求展开的研究。该系统由图像编码服务器端和图像解码客户端组成。其中,服务器端实时采集摄像头传送的动态图像,进行JPEG编码,通过网络传送码流到客户端;客户端接收码流,经过JPEG解码,恢复出原始图像送VGA显示。设计结果完全达到了实时性的要求。 本文从系统实现的角度出发,首先分析了系统开发平台,介绍FPGA的结构特点以及它的设计流程和指导原则;然后从JPEG图像压缩技术发展的历程出发,分析JPEG标准实现高压缩比高质量图像处理的原理;针对FPGA在算法实现上的特点,以及JPEG算法处理的原理,按照编码和解码顺序,研究设计了基于改进的DA算法的FDCT和IDCT变换,以及按发生频率进行优化的霍夫曼查找表结构,并且从系统整体上对JPEG编解码进行简化,以提高系统的处理性能。最后,通过分析Nios嵌入式微处理器可定制特性,根据SOPC Builder中Avalon总线的要求,把图像采集,JPEG图像压缩和网络传输转变成用户自定义模块,在SOPC Builder下把用户自定义模块添加到系统中,由Nios嵌入式软核的控制下运行,在FPGA芯片上实现整个JPEG实时图像编解码系统(soc)。 在FPGA上实现硬件模块化的JPEG算法,具有造价低功耗低,性能稳定,图像恢复后质量高等优点,适用于精度要求高且需要对图像进行逐帧处理的远程微小目标识别和跟踪系统中以及广电系统中前期的非线性编辑工作以及数字电影的动画特技制作,对降低成本和提高图像处理速度两方面都有非常重大的现实意义。通过在FPGA上实现JPEG编解码,进一步探索FPGA在数字图像处理上的优势所在,深入了解进行此类硬件模块设计的技术特点,是本课题的重要学术意义所在。

    标签: FPGA JPEG 实时图像 编解码

    上传时间: 2013-04-24

    上传用户:shangdafreya

  • 基于FPGA的调制解调器

    当今电子系统的设计是以大规模FPGA为物理载体的系统芯片的设计,基于FPGA的片上系统可称为可编程片上系统(SOPC)。SOPC的设计是以知识产权核(IPCore)为基础,以硬件描述语言为主要设计手段,借助以计算机为平台的EDA工具进行的。 本文在介绍了FPGA与SOPC相关技术的基础上,给出了SOPC技术开发调制解调器的方案。在分析设计软件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ开发软件进行SOPC(System On a Programmable Chip)设计流程后,依据调制解调算法提出了一种基于DSP Builder调制解调器的SOPC实现方案,模块化的设计方法大大缩短了调制解调器的开发周期。 在SOPC技术开发调制解调器的过程中,用MATLAB/Simulink的图形方式调用Altera DSP Builder和其他Simulink库中的图形模块(Block)进行系统建模,在Simulink中仿真通过后,利用DSP Builder将Simulink的模型文件(.mdl)转化成通用的硬件描述语言VHDL文件,从而避免了VHDL语言手动编写系统的烦琐过程,将精力集中于算法的优化上。 基于DSP Builder的开发功能,调制解调器电路中的低通滤波器可直接调用FIRIP Core,进一步提高了开发效率。 在进行编译、仿真调试成功后,经过QuartusⅡ将编译生成的编程文件下载到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6,完成器件编程,从而给出了一种调制解调器的SOPC系统实现方案。

    标签: FPGA 调制解调器

    上传时间: 2013-05-28

    上传用户:koulian

  • 基于FPGA的感应加热电源控制系统

    感应加热电源以其环保、节能等优点在工业生产中得到了广泛的应用,逆变控制电路是直接影响感应加热电源能否安全、高效运行的关键因素。目前的感应加热装置很多采用模拟电路控制,而模拟控制电路触点多,焊点多,系统可靠性低,对一些元件的工艺性要求高,电路中控制参数不容易进行修改,灵活性较差。近年来随着微处理机的发展,数字式控制精确,软件设计灵活,因而整个控制系统容易实现,在感应加热领域中运用数字式控制已是一个发展方向。 本文在模拟逆变控制系统的基础上,在可编程逻辑器件(FPGA)上进行了数字式并联逆变控制系统的研究。 首先,本文针对感应加热并联逆变控制的数字化进行了详细的研究。在参阅国内外相关文献的基础上,结合已有模拟并联逆变控制电路的工作原理,设计了全数字锁相环、它激转自激扫频启动模块等逆变控制功能模块,并对各个模块进行了相关的数学分析和功能仿真,结果证明可以达到预定的功能指标和设计要求。 然后,分析了感应加热电源的整体工作流程,针对模拟控制电路中控制参数不易进行修改、灵活性较差等问题,设计了数据采集、存储、显示等功能模块,有利于系统的调试,参数修改等实际操作。 最后,以模拟逆变控制策略为基础,分析了数字控制器的控制要求和策略。由硬件状态机实现数字控制器的设计,完成对整个逆变控制系统的整体控制操作。通过自上而下的总体设计,将各个部分组合起来,构成一个SOC系统。在FPGA集成软件中进行了各部分和整体的仿真验证,结果证明该设计可以完成逆变控制的各项需求和预定的人机交互操作。

    标签: FPGA 感应加热电源 控制系统

    上传时间: 2013-07-09

    上传用户:1222

  • 基于FPGA的回波抵消器设计与实现

    回波抵消器在免提电话、无线产品、IP电话、ATM语音服务和电话会议等系统中,都有着重要的应用。在不同应用场合对回波抵消器的要求并不完全相同,本文主要研究应用于电话系统中的电回波抵消器。电回波是由于语音信号在电话网中传输时由于阻抗不匹配而产生的。 传统回波抵消器主要是基于通用DSP处理器实现的,这种回波抵消器在系统实时性要求不高的场合能很好的满足回波抵消的性能要求,但是在实时性要求较高的场合,其处理速度等性能方面已经不能满足系统高速、实时的需要。现代大容量、高速度的FPGA的出现,克服了上诉方案的诸多不足。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题,且其灵活的可配置特性使得FPGA构成的DSP系统非常易于修改、测试和硬件升级。 本文研究目标是如何在FPGA芯片上实现回波抵消器,完成的主要工作有: (1)深入研究了回波抵消器各模块算法,包括自适应滤波算法、远端检测算法、双讲检测算法、NLP算法、舒适噪声产生算法,并实现了这些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的设计流程与实现方法,并利用硬件描述语言Verilog HDL实现了各部分算法。 (3)在OuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。并在FPGA硬件平台上实现了该系统。 (4)根据ITU-T G.168的标准和建议,对设计进行了大量的主、客测试,各项测试结果均达到或优于G.168的要求。

    标签: FPGA 回波抵消器

    上传时间: 2013-06-23

    上传用户:123啊

  • 基于FPGA的汽车发动机控制器研究

    汽车工业在国民经济增长中发挥着越来越重要的作用。近几年,虽然我国的汽车工业已经得到了飞速的发展,但汽车ECU(Electronic Control Unit)的设计制造一直无法实现国产化,严重制约了汽车工业的发展。针对这个现状,本课题对于ECU的设计进行了初步研究。首次尝试了基于SOPC技术的ECU系统设计,并利用dSPACE实时仿真发动机,完成了ECU的硬件在回路仿真,对控制效果进行了测试和分析。 目前,市场上的ECU系统都是基于专用单片机的。本文首先对现有的汽车发动机控制器结构进行了分析比较,总结出ECU的主要组成部件;而后通过各类方案的对比,确定了本课题采用基于FPGA的嵌入NIOS Ⅱ软核的SOPC技术方案。 之后,进行了汽车发动机模型搭建和控制算法的设计。发动机模型以Hendricks提出的均值模型为基础,参考mathworks公司的发动机建模方案进行设计。并在该模型基础上,参考Fekete提出的针对多缸发动机的基于模型的空燃比控制策略和mathworks发动机控制方案,建立了以控制空燃比为核心的发动机喷油控制算法。并通过simulink的仿真,验证了模型和算法的合理有效性。 基于系统设计总体方案,完成了ECU硬件电路设计,并在该系统中完成了上述算法的移植和优化。最后,利用dSPACE实时仿真发动机,进行ECU的硬件在回路仿真,对本文设计的ECU系统进行了测试。证实了该ECU方案在空燃比控制方面取得了较好的效果。 本论文以大量的图示形式介绍了发动机模型和系统软硬件设计,使得系统结构和软件流程等一目了然,浅显易懂。同时论文中采用的基于SOPC技术的ECU设计具有一定创新性,对于其他ECU系统的开发和设计具有一定指导意义。

    标签: FPGA 汽车发动机 控制器

    上传时间: 2013-07-11

    上传用户:小眼睛LSL

  • 瑞萨单片机硬件和软件手册

    介绍瑞萨单片机硬件开发及其应用和软件手册

    标签: 瑞萨 单片机硬件 软件

    上传时间: 2013-06-20

    上传用户:fywz

  • 图像处理算法研究及硬件设计

    随着图像分辨率的越来越高,软件实现的图像处理无法满足实时性的需求;同时FPGA等可编程器件的快速发展使得硬件实现图像处理变得可行。如今基于FPGA的图像处理研究成为了国内外的一个热门领域。 本文在FPGA平台上,用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构,架构包括PC机预处理和通信软件,控制模块,计算单元,存储器模块和通信适配模块五个部分。其中的计算模块负责具体算法的实现,根据不同的图像处理算法可以独立实现。架构为计算模块实现了一个可添加、移出接口,不同的算法设计只要符合该接口就可以方便的加入到模块架构中来进行调试和运行。 在硬件架构的基础上本文实现了排序滤波,中值滤波,卷积运算及高斯滤波,形态学算子运算等经典的图像处理算法。讨论了FPGA的图像处理算法的设计方法及优化策略,通过性能分析,FPGA实现图像处理在时间上比软件处理有了很大的提高;通过结果的比较,发现FPGA的处理结果达到了软件处理几乎同等的效果水平。最后本文在实现较大图片处理和图像处理窗口的大小可配置性方面做了一定程度的讨论和改进,提高了算法的可用性,同时为进一步的研究提供了更加便利的平台。 整个设计都是在ISE8.2和ModelSim第三方仿真软件环境下开发的,在xilinx的Spartan-3E XC3S500E硬件平台上实现。在软件仿真过程中利用了ISE8.2自带仿真工具和ModelSim结合使用。 本课题为制造FPGA的专用图像处理芯片做了有益的探索性研究,为实现FPGA为核心处理芯片的实时图像处理系统有着积极的作用。

    标签: 图像处理 算法研究 硬件设计

    上传时间: 2013-05-30

    上传用户:水瓶kmoon5

  • 硬件测试资料

    \培训资料\射频硬件知识\硬件测试技术似懂非懂

    标签: 硬件测试

    上传时间: 2013-08-05

    上传用户:Wwill

  • 系统芯片SoC原型验证技术

    随着系统芯片(SoC)设计复杂度不断增加,使得缩短面市时间的压力越来越大。虽然IP核复用大大减少了SoC的设计时间,但是SoC的验证仍然非常复杂耗时。SoC和ASIC的最大不同之处在于它的规模和复杂的系统性,除了大量硬件模块之外,SoC还需要大量的同件和软件,如操作系统,驱动程序以及应用程序等。面对SoC数目众多的硬件模块,复杂的嵌入式软件,由于软件仿真速度和仿真模犁的局限性,验证往往难以达到令人满意的要求,耗费了大最的时间,将给系统芯片的上市带来严重的影响。为了减少此类情况的发生,在流样片之前,进行基于FPGA的系统原型验证,即在FPGA上快速地实现SoC设计中的硬件模块,让软件模块在真正的硬件环境中高速运行,从而实现SoC设计的软硬件协同验证。这种方法已经成为SoC设计流程前期阶段常用的验证方法。 在简要分析几种业内常用的验证技术的基础上,本文重点阐述了基于FPGA的SoC验证流程与技术。结合Mojox数码相机系统芯片(以下简称为Mojox SoC)的FPGA原型验证平台的设计,介绍了Mojox FPGA原型验证平台的硬件设计过程和Mojox SoC的FPGA原型实现,并采用基于模块的FPGA设计实现方法,加快了原型验证的工作进程。 本文还介绍了Mojox SoC中ARM固件和PC应用软件等原型软件的设计实现以及原型验证平台的软硬协同验证的过程。通过软硬协同验证,本文实现了PC机对整个验证平台的摔制,达到了良好的验证效果,且满足了预期的设计要求。

    标签: SoC 系统芯片 原型 验证技术

    上传时间: 2013-07-02

    上传用户:dsgkjgkjg