用硬件描述语言(或混合原理图)设计模24计数器模块、4-7显示译码模块、顶层模块。
标签： 模块 硬件描述语言 原理图 模
上传时间： 2016-08-02
上传用户：pinksun9
1．6个数码管静态显示驱动 2．按键模式选择(时\分\秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
标签： 模块 数码管 按键 原理图
上传时间： 2013-12-09
上传用户：lili123
硬件描述语言的例程，开发板上的例程，大家看看吧。
标签： 硬件描述语言
上传时间： 2013-12-20
上传用户：guanliya
硬件描述语言VHDL,对初学者很有帮助。
标签： VHDL 硬件描述语言 初学者
上传用户：aeiouetla
硬件描述语言，非常全面，通俗易懂，板卡开放的必备书籍
上传时间： 2013-12-12
上传用户：sammi
正交频分复用的硬件描述语言实现，atera环境
标签： 正交频分复用 硬件描述语言
上传时间： 2016-08-16
上传用户：kytqcool
本文是学习硬件描述语言verilog的必备经典.
标签： verilog 硬件描述语言
上传时间： 2014-01-18
上传用户：515414293
用VHDL硬件描述语言完成秒表的设计，分6个模块
标签： VHDL 硬件描述语言
上传时间： 2016-08-24
上传用户：大三三
一个基于硬件描述语言的uart核 该软核灵巧方便，占用资源小 波特率可调
标签： uart 硬件描述语言 软核
上传时间： 2014-01-19
上传用户：123啊
使用vriloge硬件描述语言设计数字频率计，其对于高频测量精确，可测范围0—99999999HZ，在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求
标签： vriloge 硬件描述语言 数字频率计
上传时间： 2016-08-29
上传用户：无聊来刷下
