单片微型计算机(单片机)是将微处理器CPU、程序存储器、数据存储器、定时/计数器、输入/输出并行接口等集成在一起。由于单片机具有专门为嵌入式系统设计的体系结构与指令系统,所以它最能满足嵌入式系统的应用要求。Intel公司生产的MCS-51系列单片机是我国目前应用最广的单片机之一。 随着可编程逻辑器件设计技术的发展,每个逻辑器件中门电路的数量越来越多,一个逻辑器件就可以完成本来要由很多分立逻辑器件和存储芯片完成的功能。这样做减少了系统的功耗和成本,提高了性能和可靠性。FPGA就是目前最受欢迎的可编程逻辑器件之一。IP核是将一些在数字电路中常用但比较复杂的功能块,设计成可修改参数的模块,让其他用户可以直接调用这些模块,这样就大大减轻了工程师的负担,避免重复劳动。随着FPGA的规模越来越大,设计越来越复杂,使用IP核是一个发展趋势。 本课题结合FPGA与8051单片机的优点,主要针对以下三个方面研究: (1)FPGA开发平台的硬件实现选用Xilinx公司的XC3S500E-PQ208-4-C作为核心器件,采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作为片内程序存储器,搭建FPGA的硬件开发平台。 (2)用VHDL语言实现8051IP核分析研究8051系列单片机内部各模块结构以及各部分的连接关系,实现了基于FPGA的8051IP核。主要包括如下几个模块:CPU模块、片内数据存储器模块、定时/计数器模块、并行端口模块、串行端口模块、中断处理模块、同步复位模块等。 (3)基于FPGA的8051IP核应用用所设计的8051IP核,实现了对一个4×4键盘的监测扫描、键盘确认、按键识别等应用。
上传时间: 2013-06-21
上传用户:stampede
扩频通信系统与常规的通信系统相比,具有很强的抗窄带干扰,抗多径干扰,抗人为干扰的能力,并具有信息隐蔽、多址保密通信等优点。在近年来得到了迅速的发展。本论文主要讨论和实现了基于FPGA的直接序列扩频信号的解扩解调处理。论文对该直扩通信系统和FPGA设计方法进行了相关研究,最后用Altera公司的最新的FPGA开发平台Quarus Ⅱ5.0实现了相关设计。 整个系统分为两个部分,发送部分和接收部分。发送部分主要有串并转换、差分卷积编码、PN码扩频、QPSK调制、成型滤波等模块。接收部分主要有前端抗干扰、数字下变频、解扩解调等模块。 论文首先介绍了扩频通信系统的特点以及相关技术的国内外发展现状,并介绍了本论文的研究思路和内容。 然后,论文分析了几种常用的窄带干扰抑制、载波同步及PN码同步算法,结合实际需要,设计了一种零中频DSSS解调解扩方案。给出了抗窄带干扰、PN码捕获及跟踪以及载波同步的算法分析,采用了基于数字外差调制的自适应陷波器来进行前端窄带干扰抑制处理,用基于自适应门限技术的滑动相关捕获和分时复用单相关器跟踪来改善PN码同步的性能,用基于硬判决的COSTAS(科斯塔斯)环来减少载波提取的算法复杂度,用改进型CORDIC算法实现NCO来方便的进行扩展。 接着,论文给出了系统总体设计和发送及接受子系统的各个功能模块的实现分析以及在Quartus Ⅱ5.0上的实现细节,给出了仿真结果。 然后论文介绍了整个系统的硬件电路设计和它在真实系统中连机调试所得到的测试结果,结果表明该系统具有性能稳定,灵活性好,生产调试容易,体积小,便于升级等特点并且达到课题各项指标的要求。 最后是对论文工作的一些总结和对今后工作的展望。
上传时间: 2013-05-23
上传用户:磊子226
随着信息技术和计算机技术的飞速发展,数字信号处理已经逐渐发展成一门关键的技术科学。图像处理作为一种重要的现代技术,己经在通信、航空航天、遥感遥测、生物医学、军事、信息安全等领域得到广泛的应用。图像处理特别是高分辨率图像实时处理的实现技术对相关领域的发展具有深远意义。另外,现场可编程门阵列FPGA和高效率硬件描述语言Verilog HDL的结合,大大变革了电子系统的设计方法,加速了系统的设计进程,为图像压缩系统的实现提供了硬件支持和软件保障。 本文主要包括以下几个方面的内容: (1)结合某工程的具体需求,设计了一种基于FPGA的图像压缩系统,核心硬件选用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片,存储器件选用MICRON公司的MT48LC4M16A2SDRAM,图像压缩的核心算法选用近无损压缩算法JPEG-LS。 (2)用Verilog硬件描述语言实现了JPEG-LS标准中的基本算法,为课题组成员进行算法改进提供了有力支持。 (3)用Verilog硬件描述语言设计并实现了SDRAM控制器模块,使核心压缩模块能够方便灵活地访问片外存储器。 (4)构建了图像压缩系统的测试平台,对实现的SDRAM控制器模块和JPEG-LS基本算法模块进行了软件仿真测试和硬件测试,验证了其功能的正确性。
上传时间: 2013-04-24
上传用户:a3318966
在步进电机驱动方式中,效果最好的是细分驱动,当今高端的步进电机驱动器基本都采用这种技术。步进电机的细分驱动技术是一门综合了数字化技术、集成控制技术和计算机技术的新技术,被广泛应用于工业、科研、通讯、天文等领域。 本文设计了一种基于DSP以及FPGA的两相混合式步进电机SPWM(正弦脉宽调制)波细分驱动系统。在DSP系统中采用TMS320I.F2407A微控制器作为核心控制器件,用软件产生SPWM波;在FPGA系统中采用FPGA芯片,通过VerilogHDL语言,实现了SPWM波;在功率驱动级电路上采用双极性H桥的驱动方式。最终实现了对两相混合式步进电机SPWM波细分驱动,大大提高了步进电机的运转性能。 本文介绍了两相混合式步进电机的工作原理、控制原理以及细分驱动的基本原理。通过对恒转矩细分驱动的分析,提出了两相混合式步进电机SPWM波细分驱动的方案,并给出了SPWM波产生的数学模型。最后,对步进电机的SPWM波细分驱动系统进行了实验测量,给出了实验结果。 实验的结果表明,设计的基于DSP与FPGA的SPWM波细分驱动系统可以很好地克服电机低频振荡的问题,提高电机在中、低速运行的性能。电机的扫描范围与理论值基本接近;微步距在误差允许的范围内也基本可以满足要求。
上传时间: 2013-04-24
上传用户:WANGLIANPO
论文以反应式步进电机为研究对象,应用了先进的FPGA/CPLD技术,设计了一种全数字的步进电机控制系统,通过了仿真、综合和下载的各个程序测试环节,并在实验中得到了良好的应用。 本论文分析了反应式步进电机工作原理以及其具体的控制过程,然后阐述了FPGA的设计原理以及所涉及到的相关芯片,接着对所要应用的硬件语言VerilogHDL方面的知识进行了简要地介绍,这些为论文的具体设计部分提供了理论基础。 本系统针对需要实现对步进电机的调速,设计出了一种符合要求的连续可调的脉冲信号发生器,整个脉冲信号发生器有两个大的模块组成,最后用一个顶层的模块将二者连接起来,并且每个子模块以及顶层的模块都通过了仿真测试。系统采用了模块化的设计思路,为系统的设计和维护提供了方便,同时也提高了系统性能的可扩展性。系统采用一种软件硬化的设计思路,应用了VerilogHDL硬件语言,该语言较容易理解。软件也是采用了目前应用比较广泛的几种。在最后的实物实验中也取得了良好的效果,从而证明了设计的正确性。论文针对VerilogHDL硬件语言的应用技巧以及实际编写程序中经常遇到的问题都做了详细的解释,并提出了几个解决问题的方法;对于如何合理的选择芯片,文章也做了仔细说明。 FPGA+VerilogHDL+EDA工具构成的数字系统现场集成技术,是本系统设计的核心部分,该门技术具有操作灵活、利用广泛以及价廉等特点。该门技术具有旺盛的生命力和广阔的前景,必然推动着整个集成电路产业系统集成的进一步发展。整个系统设计采用了全数字化的控制方案,使系统更加紧凑、更加合理以及经济节约。由于系统的全数字化,使得整个系统运行变得十分可靠,调试也极为方便。作为一种先进技术的应用,论文在很多方面做了新的尝试。
上传时间: 2013-05-20
上传用户:zoushuiqi
随着数字视频广播的发展,观众将会面对越来越多综合或专门频道的选择,欣赏到更高品质,更多服务的节目。而广播业者则要为这些节目的版权购买,制作而承受更高的成本,单纯的广告收入已经不够。要求对用户收取一定的收视费用,而另一方面,调查也显示用户是愿意预付一定费用以获得更好服务的。条件接受系统(Conditional Access system)就是为了商业目的而对某些广播服务实施接入控制,决定一个数字接受设备能否将特定的广播节目展现给最终用户的系统。CA技术要求既能使用户自由选择收看节目又能保护广播业者的利益,确算只有已支付了或即将支付费用的用户才能收看到所选的电视节目。在数字电视领域中,CA系统无疑将成为发展新服务的必需条件。但是在不同的运营商可能会使用不同的CA系统,在不同的CA系统之间进行互操作所必需共同遵守的最基本条件是:通用的加扰算法。每个用户接收设备中应集成相应的解扰模块。在我国国家标准--数字电视条件接收系统GY/Z 175-2001的附录H中有详细的描述。 FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。可以说,FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 首先本文简要介绍CA系统的目的和组成,FPGA的结构和原理,优势。然后介绍了利用FPGA来实现CA系统主要组成部分即加扰的原理和步骤,分析算法,划分逻辑结构,软件仿真,划分硬件模块,硬件性能分析,验证平台构建,硬件实现等。 然后对以上各个部分做详细的阐述。同时为了指导FPGA设计,给出了FPGA的结构和原理与FPGA设计的基本原则、设计的基本技巧、设计的基本流程; 最后给出了该加扰系统的测试与验证方法以及验证和测试结果。
上传时间: 2013-06-22
上传用户:chongchong2016
16×16点阵(滚动显示)论文+程序.rar cdma通信系统中的接入信道部分进行仿真与分析.rar LED显示屏动态显示和远程监控的实现.rar MCS-51单片机温度控制系统.rar USB接口设计.rar 毕业设计(论文)OFDM通信系统基带数据.rar 仓库温湿度的监测系统.rar 单片机串行通信发射机.rar 单片机课程设计__电子密码锁报告.rar 单片机控制交通灯.rar 电动智能小车(完整论文).rar 电气工程系06届毕业设计开题报告.rar 电信运营商收入保障系统设计与实现.rar 电子设计大赛点阵电子显示屏(A题)..rar 电子时钟.rar 火灾自动报警系统设计.rar 基于GSM短信模块的家庭防盗报警系统.rar 基于GSM模块的车载防盗系统设计 TC35i 资料.rar 基于网络的虚拟仪器测试系统.rar 门控自动照明电路.rar 全遥控数字音量控制的D类功率放大器.rar 数控直流稳压电源完整论文.rar 数字密码锁设计.rar 数字抢答器(数字电路).rar 数字时钟.rar 水箱单片机控制系统.rar 同步电机模型的MATLAB仿真.rar 温度监控系统的设计.rar 用单片机控制直流电机.rar 用单片机实现温度远程显示.rar 智能家用电热水器控制器.rar 智能型充电器电源和显示的设计.rar 自动加料机控制系统.rar 每个设计包含论文、原代码,个别的有PCB
上传时间: 2013-07-05
上传用户:riiqg1989
高压整流电路由高频高压硅堆、高压滤波电容器、保护电阻及取样电路组成。由于经高压变压器升压后的电压具有较高的频率,所以选用高频高压快速整流硅堆以满 足高频高压整流的需要。滤波电容器选用高压聚苯乙烯电容器
上传时间: 2013-04-24
上传用户:a937518043
本文研究了在复杂背景下红外图像的背景和噪声抑制算法,并且完成了硬件实现,主要包括以下内容: 1.通过对实际红外图像的背景和噪声特性的研究分析,设计改进了一种基于加权广义次序统计滤波器的背景抑制的算法。红外图像的噪声通常为脉冲噪声,具有高频特性;而红外图像的背景变换比较缓慢,其频谱成分多集中在低频区域,所以本文在对图像特性分析的基础上,设计改进了基于加权广义次序统计滤波器的背景抑制的算法。在对采集的起伏背景红外图像进行背景抑制后,用全局门限可以有效的分割出目标信息,输出包含目标信息的二值化图像,为后续处理提供数据。但是出于更复杂背景条件下算法有效性的目的,深入讨论了局部自适应门限分割算法的设计。 2.在实时信号处理系统中,底层的图像预处理算法目前难以用软件实现;但是其运算结构相对比较简单,适于用FPGA进行硬件实现。本文对算法的FPGA设计作了较为深入地研究,同时介绍了算法的VHDL实现,利用模块化的优点对算法分模块设计,对各个模块的实现作了详细介绍。 3.完成了红外成像制导系统的预处理部分硬件电路设计,对FPGA中预处理算法的处理结果进行了验证。通过算法在硬件上的实现,证明了算法的有效性。
上传时间: 2013-07-02
上传用户:钓鳌牧马
本文提出了一种适合于嵌入式SoC的USB器件端处理器的硬件实现结构。并主要研究了USB器件端处理器的RTL级实现及FPGA原型验证、和ASIC实现研究,包括从模型建立、算法仿真、各个模块的RTL级设计及仿真、FPGA的下载测试和ASIC的综合分析。它的速度满足预定的48MHz,等效门面积不超过1万门,完全可应用于SOC设计中。 本文重点对嵌入式USB器件端处理器的FPGA实现作了研究。为了准确测试本处理器的运行情况,本文应用串口传递测试数据入FPGA开发板,测试模块读入测试数据,发送入PC机的主机端。通过NI-VISA充当软件端,检验测试数据的正确。
上传时间: 2013-07-24
上传用户:1079836864