C语言实战105例源码--私藏很久的源码.zip
上传时间： 2013-06-20
上传用户：日光微澜
计的PFM 控制模式的开关型DC/DC 升压恒流芯片，通过外接电阻可使输出电流值恒定在0mA～500mA。
上传时间： 2013-04-24
上传用户：lo25643
EDA卷积码编解码器实现技术针对某扩频通信系统数据纠错编码的需要, 构造并分析了(2 , 1 , 6) 卷积码编解码器的基本工作原理, 提出了基于MAX +
上传时间： 2013-07-18
上传用户：ynwbosss
本文着重研究了多路数字节目复用器中的对多路预处理TS流复用的原理和基于FPGA的实现方法。首先论述了关于数字电视系统的一些基本概念，介绍了MPEG-2/DVB标准以及数字电视节目专用信息(PSI)，并结合多路数字节目复用的基本原理提出了一套基于FPGA的设计方案。通过对复用器输入部分、复用控制逻辑和PCR校正等一系列模块的设计及仿真验证，达到了设计的要求，取得了一定的研究成果。
上传时间： 2013-06-09
上传用户：bugtamor
本文介绍了如何利用FPGA(FieldProgrammableGateArray)技术来实现传送流特殊信息的处理，其主要内容如下：1.介绍了MPEG-2传送流系统层的语法规范；2.描述了传送流特殊信息之间的结构关系；3.简要介绍了传送流复用的原理和实现方法；4.详细讨论了如何用FPGA技术来实现对特殊信息的处理；整个项目的设计采用VHDL作为程序设计语言，都是以Xilinx的FPGA芯片及其ISE5.2i作为开发系统进行的。
上传时间： 2013-06-11
上传用户：410805624
数字电视近年来飞速发展，它最终取代模拟电视是一个必然趋势。可编程逻辑技术以及EDA技术的升温也带来了电子系统设计的巨大变革。本论文将迅速发展的FPGA技术应用于数字电视系统中，研究探讨了数字电视前端系统中的关键设备——传输流复用器的FPGA建模和实现，以及相关的关键技术。本论文首先介绍了数字电视的发展现状和前景，概述了数字电视前端系统的组成结构与关键技术，以及可编程逻辑技术的发展和优势。然后介绍了数字电视系统中的重要标准MPEG-2以及传输流复用器的原理和系统结构，并且从理论上阐述了复用器设计的关键技术：PSI重组和PCR调整。接着详细说明了如何运用创新思路，采用独特的硬件架构在一片FPGA上实现整个复用器的软件和硬件系统的方案，并且举例说明了复用器硬件逻辑设计中所运用的几个FPGA设计技巧。最后对本文进行总结，并提出了数字电视系统中复用器设备未来发展的设想。本文中介绍的基于SOPC的硬件复用器设计方案，将系统的软件和硬件集成在一款Altera公司新推出的低成本高密度cyclone系列FPGA上，并且将FPGA设计技巧运用于复用器的硬件逻辑设计中。整个设计方案不但简化了系统设计，而且实现了稳定，高速，低成本，可扩展性强的复用器系统。
上传时间： 2013-06-02
上传用户：gtzj
在卫星遥感设备中，随着遥感技术的发展和对传输式观测卫星遥感图像质量要求的不断提高，航天遥感图像的分辨率和采样率也越来越高，由此引起高分辨率遥感图像数据存储量和传输数据量的急剧增长，然而卫星信道带宽有限。为了尽量保持高分辨率遥感图像所具有的信息，必须解决输入数据码率和传输信道带宽之间的矛盾。所以星载高分辨率遥感图像数据的高保真、实时、大压缩比压缩技术就成了解决这一矛盾的关键技术。FPGA器件为实现数据压缩提供了一种压缩算法的硬件实现的一个理想的平台。FPGA器件集成度高，体积小，通过用户编程实现专门应用的功能。它允许电路设计者利用基于计算机的开发平台，经过设计输入，仿真，测试和校验，直到达到预期的结果，减少了开发周期。小波变换能够适应现代图像压缩所需要的如多分辨率、多层质量控制等要求，在较大压缩比下，小波图像压缩质量明显好于DCT变换，因此小波变换成为新一代压缩标准JPEG2000的核心算法。同时，小波变换的提升算法结构简单，能够实现快速算法，有利于硬件实现，因此提升小波变换对于采用FPGA或ASIC来实现图像变换来说是很好的选择。本文针对卫星遥感图像的数据流，主要研究可以对卫星图像进行实时二维小波变换的方案。针对提升小波变换的VLSI结构和FPGA设计中的关键技术，从边界延拓、滤波器结构、整数小波、定点运算、原位运算等方面进行了研究和讨论，并且完成了针对卫星遥感图像的分块二维9/7提升小波变换的FPGA实现。采用VerIlog语言对设计进行了仿真验证，并将仿真结果同matlab仿真结果进行了比较，比较结果表明该方案能实现对卫星遥感图像数据流的二维提升小波变换的功能。同时QuartusII综合结果也表明，系统时钟能够工作在很高的频率，可以满足高速实时对卫星图像的小波变换处理。
上传时间： 2013-06-15
上传用户：00.00
本论文依据IEEE802.16a物理层对RS-CC码的参数要求，研究了RS-CC码的高速编、译码的VLSI硬件算法，同时对FPGA开发技术进行了研究，以VerilogHDL为描述语言，在Xilinx公司的FPGA上实现了高速的RS-CC编、译码器。RS译码器中，错误位置多项式和错误值多项式的求解采用无求逆单元，并具有规则数据流、易于VLSI实现的改进的欧几里德算法(MEA)；CC译码器由采用模归一化路径度量的全并行的“加比选(ACS)”模块和具有脉动阵列结构的幸存路径回溯模块组成。 在实现RS-CC译码器的过程中，分别从算法上和根据FPGA的结构特点上，对译码器做了一些优化工作，降低了硬件资源占有率和提高了译码速度。 此外，还搭建了以Xilinx公司40万等效门的FPGASpartan-Ⅲ400-4PQ208为主体，以Cypress公司的USB2.0芯片CY7C68013为高速数据接口的硬件试验平台，并在此试验平台上实现了文中的高速RS-CC编译码系统。
上传时间： 2013-06-03
上传用户：lx9076
恒流电路高精度，现了简单实用，由基准电压源，集成运算放大器及复合管组成的
上传时间： 2013-07-26
上传用户：qin1208
数码管码表计算器,数码管码表计算器数码管码表计算器数码管码表计算器
上传时间： 2013-08-02
上传用户：极客
