1、半导体材料制作电子器件与传统的真空电子器件相比有什么特点? 答：频率特性好、体积小、功耗小，便于电路的集成化产品的袖珍化，此外在坚固抗震可靠等方面也特别突出；但是在失真度和稳定性等方面不及真空器件。 2、什么是本征半导体和杂质半导体？ 答：纯净的半导体就是本征半导体，在元素周期表中它们一般都是中价元素。在本征半导体中按极小的比例掺入高一价或低一价的杂质元素之后便获得杂质半导体。
上传时间： 2014-12-23
上传用户：lilei900512
脉冲波形的产生和整形:介绍矩形脉冲波形的产生和整形电路。 在脉冲整形电路中。介绍了最常用的两类整形电路——施密特触发器和单稳态触发器电路。在本章的最后，讨论了广为应用的555定时器和用它构成施密特触发器、单稳态触发器和多谐振荡器的方法。 7.1单稳态触发器 单稳态触发器的工作特性具有如下的显著特点； 第一，它有稳态和暂稳态两个不同的工作状态； 第二，在外界触发脉冲作用下，能从稳态翻转到暂稳态，在暂稳态维持一段时间以后，再自动返问稳态； 第三，暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲的宽度和幅度无关。 由于具备这些特点。单稳态触发器被广泛应用于脉冲整形、延时(产生滞后于触发脉冲的输出脉冲)以及定时(产生固定时间宽度的脉冲信号)等。 7.1.1脉冲波形的主要参数 获取矩形脉冲波形的途径不外乎有两种：一种是利用各种形式的多谐振荡器电路直接产生所需要的矩形脉冲，另一种则是通过各种整形电路把已有的周期性变化波形变换为符合要求的矩形脉冲。当然，在采用整形的方法获取矩形脉冲时，是以能够找到频率和幅度都符合要求的一种已有电压信号为前提的。 在同步时序电路中，作为时钟信号的矩形脉冲控制和协调着整个系统的工作。因此，时钟脉冲的特性直接关系到系统能否正常地工作。为了定量描述矩形脉冲的特性，通常给出图7-1 中所标注的几个主要参数。这些参数是： 脉冲周期 ——周期性重复的脉冲序列中，两个相邻脉冲之间的时间间隔。有时也使用频率 表示单位时间内脉冲重复的次数。
标签： 脉冲波形
上传时间： 2013-10-08
上传用户：gai928943
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。
上传时间： 2013-12-17
上传用户：xg262122
2-1 何谓测量放大电路？对其基本要求是什么？ 在测量控制系统中，用来放大传感器输出的微弱电压，电流或电荷信号的放大电路称为测量放大电路，亦称仪用放大电路。对其基本要求是：①输入阻抗应与传感器输出阻抗相匹配；②一定的放大倍数和稳定的增益；③低噪声；④低的输入失调电压和输入失调电流以及低的漂移；⑤足够的带宽和转换速率（无畸变的放大瞬态信号）；⑥高输入共模范围（如达几百伏）和高共模抑制比；⑦可调的闭环增益；⑧线性好、精度高；⑨成本低。 2-2 图2-2a所示斩波稳零放大电路中，为什么采用高、低频两个通道，即R3、C3组成的高频通道和调制、解调、交流放大器组成的低频通道？ 采用高频通道是为了使斩波稳零放大电路能在较宽的频率范围内工作，而采用低频通道则能对微弱的直流或缓慢变化的信号进行低漂移和高精度的放大。 2-3 请参照图2-3，根据手册中LF347和CD4066的连接图（即引脚图），将集成运算放大器LF347和集成模拟开关CD4066接成自动调零放大电路。 LF347和CD4066接成的自动调零放大电路如图X2-1。
标签： 信号放大电路
上传时间： 2013-10-09
上传用户：ysjing
Altium Designer 6 三维元件库建模教程 文档名称：AD系列软件三维元件库建模教程 文档描述：介绍在 AltiumDesigner集成开发平台下三维模型建立和使用方法 文档版本：V1.0 作 者：林加添（lineay） 编写时间：2009 年1 月 QQ:181346072 第一章：介绍 在传统的电子整机设计过程中，电路设计部门和结构设计部门（或者由外部设计工作室设计）往往是被分为 两个完全独立的部门，因此在新产品开发过程中，都是结构设计好了，然后出内部 PCB 位置图给 PCB 工程师， 而结构工程师并不了解电路设计过程中一些要点。对 PCB布局一些高度较高元器件位置很多并不符合 PCB 工程 师电路设计的要求。以至 PCB 工程师不得不将就结构工程师所设计的元件布局。最后产品出来时，因为 PCB 布 局不合理等各种因素，问题百出。这不仅影响产品开发速度。也会导致企业两部门之间发生冲突。 然而目前国内大多的电子企业都是停留于这种状态，关键原因目前电路部门和结构部门没有一个有效、快捷 的软件协作接口来帮助两个部分之间更好协调工作、来有效提高工作效率。而面对竞争日益激烈的市场。时间就 是金钱，产品开发周期加长而导致开发成本加剧，也延误了产品上市的时间。这不仅降低了企业在市场的竞争力 也加速了企业倒退的步伐。对于企业来说，都希望有一个有效的协调接口来加速整机的开发速度，从而提高产品
上传时间： 2013-10-22
上传用户：moerwang
中兴通讯硬件一部巨作－信号完整性 近年来，通讯技术、计算机技术的发展越来越快，高速数字电路在设计中的运用越来 越多，数字接入设备的交换能力已从百兆、千兆发展到几十千兆。高速数字电路设计对信 号完整性技术的需求越来越迫切。 在中、 大规模电子系统的设计中， 系统地综合运用信号完整性技术可以带来很多好处， 如缩短研发周期、降低产品成本、降低研发成本、提高产品性能、提高产品可靠性。 数字电路在具有逻辑电路功能的同时，也具有丰富的模拟特性，电路设计工程师需要 通过精确测定、或估算各种噪声的幅度及其时域变化，将电路抗干扰能力精确分配给各种 噪声，经过精心设计和权衡，控制总噪声不超过电路的抗干扰能力，保证产品性能的可靠 实现。 为了满足中兴上研一所的科研需要， 我们在去年和今年关于信号完整性技术合作的基 础上，克服时间紧、任务重的困难，编写了这份硬件设计培训系列教材的“信号完整性” 部分。由于我们的经验和知识所限，这部分教材肯定有不完善之处，欢迎广大读者和专家 批评指正。 本教材的对象是所内硬件设计工程师， 针对我所的实际情况， 选编了第一章——导论、 第二章——数字电路工作原理、第三章——传输线理论、第四章——直流供电系统设计， 相信会给大家带来益处。同时，也希望通过我们的不懈努力能消除大家在信号完整性方面 的烦脑。 在编写本教材的过程中，得到了沙国海、张亚东、沈煜、何广敏、钟建兔、刘辉、曹 俊等的指导和帮助，尤其在审稿时提出了很多建设性的意见，在此一并致谢！
上传时间： 2013-11-15
上传用户：大三三
PCB布局、布线技巧，好用东西大家顶起来
上传时间： 2014-01-15
上传用户：elinuxzj
我是专业做PCB的，在线路板灾个行业呆久了，看到了上百家公司设计的PCB板，各行各业的，如有空调的，液晶电视的，DVD的，数码相框的，安防的等等，因此我从我所站的角度来说，就觉得有些PCB文件设计得好，有些PCB文件设计则不是那么理想，标准就是怎能么样PCB厂的工程人员看得一目了然，而不产生误解，导致做错板子，下面我会从PCB的制作流程来说，说的不好，请各位多多包涵！1 制作要求对于板材 板厚 铜厚 工艺 阻焊/字符颜色等要求清晰。以上要求是制作一个板子的基础，因此R&D工程师必须写清晰，这个在我所接触的客户来看，格力是做得相对好的，每个文件的技术要求都写得很清晰，哪怕就是平时我们认为最正常的用绿色阻焊油墨白色字符都写在技术要求有体现，而有些客户则是能免则免，什么都不写，就发给厂家打样生产，特别是有些厂家有些特别的要求都没有写出来，导致厂家在收到邮件之后，第一件事情就是要咨询这方面的要求，或者有些厂家最后做出来的不符要求。2 钻孔方面的设计 最直接也是最大的问题，就是最小孔径的设计，一般板内的最小孔径都是过孔的孔径，这个是直接体现在成本上的，有些板的过孔明明可以设计为0.50MM的孔，即只放0.30MM，这样成本就直接大幅上升，厂家成本高了，就会提高报价；另外就是过孔太多，有些DVD以及数码相框上面的过孔真的是整板都放满了，动不动就1000多孔，做过太多这方面的板，认为正常应该在500-600孔，当然有人会说过孔多对板子的信号导通方面，以及散热方面有好处，我认为这就要取一个平衡，在控制这些方面的同时还要不会导致成本上升，我在这里可以说个例子：我们公司有个客户是深圳做DVD的，量很大，在最开始合作的时候也是以上这种情况，后来成本对双方来说，实在是个大问题，经过与 R&D沟通，将过孔的孔径尽量加大，删除大铜皮上的部分过孔，像主IC中间的散热孔用4个3.00MM的孔代替， 这样一来,钻孔的费用就降低了，一平方就可以降几十块钱的钻孔费，对于双方来说达到了双赢；另外就是一些槽孔，比如说1.00MM X 1.20MM的超短槽孔，对于厂家来说，真的是非常之难做，第一很难控制公差，第二钻也来的槽也不是直的，有些弯曲，以前我们也做过部分这样的板子，结果几毛钱人民币的板，由于槽孔不合格，扣款1美金/块，我们也与客户沟通过这方面的问题，后来就直接改用1.20MM的圆孔。
标签： PCB
上传时间： 2013-10-10
上传用户：1039312764
地线设计是电磁兼容设计中大家都很注意，却又不知道应该怎样去做的一个问题。了解了地线造成干扰问题的机理之后，在设计和实施地线时就有了一个明确的思路。本期从介绍地线造成干扰的原理入手，使读者了解设计地线的关键和原则。
上传时间： 2013-10-28
上传用户：bvdragon
人常问"怎么样学好solidworks",一直没给人家一个满意的答复,今天利用自习课的时间敲了这篇文章,也可以说是自己在两年来自学solidworks的一点感受和心得,限于笔者的水平有限,若说得不对之处敬请大家原谅,这里所以的只是个人的感受与心得,因此仅作参考
标签： Solidworks PROE 教程
上传时间： 2013-10-13
上传用户：zhangxin
