源码，大家来看看，一起学习源码，开发源码，自学太困难了
上传时间： 2018-05-04
上传用户：guake126
天堂2源码天堂2源码天堂2源码天堂2源码天堂2源码天堂2源码天堂2源码天堂2源码天堂2源码天堂2源码天堂2源码天堂2源码天堂2源码
标签： 天堂2源码
上传时间： 2018-05-10
上传用户：x9877063
WIFI智能插座设计，APP控制（原理图、PCB、MCU源码、APP源码）
上传时间： 2022-05-15
上传用户：zhaiyawei
该文件包含GY25Z增强版的51源码、STM32源码、arduino源码以及对应的PC软件，同时包含了一份使用手册。一次传输的位数是11位，传输的数据较GY25多了4位。使用时需要注意。
标签： 姿态传感器
上传时间： 2022-06-10
上传用户：moh2000
DSP2812变频器电路+CCS
上传时间： 2022-07-04
上传用户：trh505
VIP专区-嵌入式/单片机编程源码精选合集系列（62）资源包含以下内容：1. pci8360v jiemianchengxu jimokuai.2. 做以太网时可能有帮助的！其中是些原理图和使用说明.3. 5000系列DSP实验常用程序.4. FPGA/CPLD集成开发环境ISE的使用详解 示例代码1.5. FPGA/CPLD集成开发环境ISE使用详解实例－2.6. FPGA/CPLD集成开发环境ISE使用详解实例－3.7. FPGA/CPLD集成开发环境ISE使用详解实例－4.8. FPGA/CPLD集成开发环境ISE使用详解实例－5.9. FPGA/CPLD集成开发环境ISE使用详解实例－6.10. 最简单的在C语言中嵌入汇编语言的方法实现汇编与C的衔接.11. 几种实现电机调速方法的源程序.12. TMS320F2812全套原理图.13. STR712评估板的电路原理图.14. STR71x开发板上做AD转换的代码.15. EVC实现LCD屏.16. LPC2148 通过 CH375 读写U盘的例子.17. 飞利浦ARM芯片LPC2148的PROTEL格式的原理图.18. 实现基于CPLD的CCD采集系统设计源码.19. USB2.0 高速OTG控制芯片isp1761的stack.20. STR71系列ARM例子程序源代码.21. MCU51_CPLD开发板电路图。在整个200M的开发资料中感觉这副电路图纸最重要.22. str912芯片的串口烧写程序源代码.23. atmel关于SPI方面的PPT中文版本 估计对大家有用.24. URM3751距离测量模板驱动程序,最近到0.5CM,精度0.1CM.25. 通过计算不了1S内下降沿个数,达到测频目的..26. 红外程序.27. 很好c语言编写的pid算法,具有很好的参考价值.28. 用于CPLD的控制.29. 汉字点阵源码 汉字点阵源码 汉字点阵源码.30. 自动报警系统 自动报警系统 自动报警系统.31. usb原理图可以进行usb仿真应该是很好用的.32. 基于AT91SAM7A3的usb鼠标源代码。在keil for arm 3.1上运行通过。希望对需要的同行有所帮助。.33. 豆浆机开发相关资料.34. 在VS2005环境中,可以实现蓝牙的搜索.35. maxim的AD191的AD采样控制程序.36. UART nios中文使用说明,使用的是uart的控制的基本指令而不是用的基本输入输出命令.37. 1、链接存储方法 链接方式存储的线性表简称为链表（Linked List）。 链表的具体存储表示为： ① 用一组任意的存储单元来存放线性表的结点（这组存储单元既可以是连续的.38. philips i2c turner fi1256.39. I2C协议的小程序.40. 一款朋友自制的USB声卡.
上传时间： 2013-06-29
上传用户：eeworm
随着自动化技术的发展和城市化进程的加快，照明用电占人类总发电量的比重也越来越大，对电子镇流器的要求也越来越高，即功率因数高低的要求更加明确，功率因数高低已成为综合衡量整流设备的一个重要指标。 本次课题采用功率因数控制芯片UC3854为核心，设计了一种较宽电压输入范围、固定电压输出的250W的AC/DC变换器。对该变换器所用的有源功率因数校正（APFC）系统与UC3854芯片的原理和结构做了详细的分析与讨论，介绍了UC3854的管脚排列及功能。所设计的以UC3854为核心的有源功率因数校正器能在90V～220V的宽电压输入范围内得到稳定的380V直流电压输出，并使功率因数达到0.99以上。 MATLAB强大的信号分析处理能力对高效地设计APFC系统及整定各个环节的参数带来了极大便利。本文同时也采用MATLAB设计实现了一个有源功率因数校正器的仿真，用SIMULINK已有模块模拟了UC3854的控制过程，给出了仿真电路和波形。 本文创新性的将系统工程引入APFC电路中，将系统工程中的建模分析和状态空间法应用到此次设计的系统中，使得此次工程设计提升到了抽象的数学概念上。用数学模型可以表达出主电路的工作原理，从状态空间法中找出了改变系统动态性能的相应参数，为此类电路的设计提供了理论依据。
上传时间： 2013-05-24
上传用户：15736969615
交错并联反激变换器具有电路结构简单，控制方便等优点，并且可以实现电气隔离。但是其升压比不高，变换器中主开关管电压应力较大，且工作中开关管处于硬开关状态，限制了变换器的效率。 针对交错并联反激变换器所存在的问题，本文提出了一种新颖的基于耦合电感第三绕组实现的原边并联、副边并联隔离型软开关Boost变换器。该变换器继承了交错并联反激变换器的优点，两个并联单元互补工作，分担功率损耗，输出电压的脉动频率为主开关管的两倍。不同的是，该变换器具有较高的升压比，变换器中主开关管的电压应力较小，克服了交错并联反激变换器的问题。在软开关方面，变换器使用有源箝位软开关电路，使主开关管与箝位开关管都实现了零电压软开关动作，提高了变换器的效率与使用寿命。因此，它与交错并联反激变换器相比，更适合于低电压输入、高电压输出的应用变换场合。 在该变换器的基础上，针对变换器中输出二极管电压电流振荡较大，本文还提出了经过改进的引入输出箝位电容的变换器。输出箝位电容抑制了二极管两端电压的振荡，减小了二极管的电压应力，提高了变换器的效率。 最后，本文通过仿真与实验验证了基于耦合电感第三绕组实现的原边并联、副边并联隔离型软开关Boost变换器及其改进型变换器方案的可行性与合理性。
上传时间： 2013-05-20
上传用户：chenlong
近几十年来,由于大功率电力电子装置的广泛应用,使公用电网受到谐波电流和谐波电压的污染日益严重,功率因数低,电能利用率低。为了抑制电网的谐波,提高功率因数,人们通常采用无功补偿、有源、无源滤波器等对电网环境进行改善。近年来,功率因数校正技术作为抑制谐波电流,提高功率因数的行之有效的方法,备受人们的关注。 本文在参阅国内外大量文献的基础上,综述了近年来国内外功率因数校正的发展状况,简要分析了无源功率因数与有源功率因数的优、缺点,并详细分析了有源功率因数校正的基本原理和控制方法。在通过对主电路拓扑与控制方法的优、缺点比较后,选择BOOST变换器作为主电路拓扑,采用基于平均电流控制的UC3854控制器,设计了容量为300W的两级有源功率因数校正电路的前一级电路,计算了主电路与控制电路的元件参数。根据此参数,基于MATLAB环境下对功率因数校正前、后的电路进行了仿真,通过仿真波形的分析。最后搭建实验电路进行实验,采集实验波形,对实验结果进行分析,进-步验证了本设计参数的正确性与准确性。 本文功率因数校正电路的设计,使电路的功率因数得到了明显的改善,达到了设计要求,同时电路的总谐波畸变因数控制在了一定的范围,减少了对电网的污染。并且电路的输出电压稳定,为后一级的电路设计奠定了基础。
上传时间： 2013-05-22
上传用户：源码3
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上，重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源；加比选模块使用全并行结构保证处理速度；幸存路径管理模块使用3指针偶算法的流水线结构，大大提高了译码速度。在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。在(2，1，7)卷积码译码器基础上，扩展了Viterbi译码器的通用性，使其能够对不同的卷积码译码。译码器根据不同的工作模式，可以对(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四种广泛运用的卷积码译码，并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路，生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证，Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器，译码器运行稳定可靠。最后，使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析，仿真结果表明，在同等条件下，本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。
上传时间： 2013-06-24
上传用户：myworkpost
