JPEG2000是由ISO/ITU-T组织下的IECJTC1/SC29/WG1小组制定的下一代静止图像压缩标准,其优良的压缩特性使得它将具有广泛的应用领域。JPEG2000算法非常复杂,图像编码过程占用了大量的处理器时间开销和内存开销,因而通过对JPEG2000算法进行优化并采用硬件电路来实现JPEG2000标准的部分或全部内容,对加快编码速度从而扩展其应用领域有重要的意义。 本文的研究主要包括两方面的内容,其一是JPEG2000算术编码器算法的研究与硬件设计,其二是JPEG2000码率控制算法的研究与优化算法的设计。在研究算术编码器过程中,首先研究了JPEG2000中基于上下文的MQ算术编码器的编码原理和编码流程,之后采用有限状态机和二级流水线技术,并在不影响关键路径的情况下通过对算术编码步骤优化采用硬件描述语言对算术编码器进行了设计,并通过了功能仿真与综合。实验证明该设计不但编码速度快,而且流水线短,硬件设计的复杂度低且易于控制。 在研究码率控制算法过程中,首先结合率失真理论建立了算法的数学模型,并验证了该算法的有效性,之后深入分析了该数学模型的实现流程,找出影响算法效率的关键路径。在对算法优化时采用黄金分割点算法代替原来的二分查找法,并使用了码块R-D斜率最值记忆和码率误差控制算法。实验证明,采用优化算法在增加少量系统资源的情况下使得计算效率提高了60%以上。之后,分析了率失真理论与JPEG2000中PCRD-opt算法的具体实现,又提出了一种失真更低的比特分配方案,即按照“失真/码长”值从大到小通道编码顺序进行编码,通过对该算法的仿真验证,得出在固定码率条件下新算法将产生更少的失真。
上传时间: 2013-07-13
上传用户:long14578
让你彻底明白0欧姆电阻和磁珠及电感的区别和应用
上传时间: 2013-04-24
上传用户:04121298
数字图像的压缩是解决图像数据量大、存储和传输困难的基本措施。图像压缩的方法很多,一般可分为有损压缩和无损压缩两大类。有损压缩允许一定程度的信息丢失,在满足实际应用的条件下能够取得较高的压缩比;无损压缩不允许信息丢失,但是压缩比难以提高。在医学图像、遥感图像等应用领域,对于图像的压缩比和失真度都有着较高要求,因此需要采用近无损压缩的方法。近无损压缩是有损压缩和无损压缩的一个折衷,允许一定的失真,能够获得高保真还原图像的同时,得到比无损压缩更高的压缩比。 JPEG-LS是连续色调静止图像无损和近无损压缩的国际标准,算法复杂度低,压缩性能优越,但是JPEG-LS对不同图像压缩时压缩比不可控制。本文在研究JPEG-LS近无损图像压缩算法的基础上,针对具体应用背景,提出了一种基于块的近无损压缩方法。进一步利用图像局部纹理特性分析,对不同特性的区域容忍不同的信息丢失程度,实现了对图像压缩的码率控制。针对某工程应用中的具体要求,我们以FPGA为平台,采用Verilog HDL语言对改进算法进行了硬件实现。 实验结果证明,这种基于块的具有码率控制的近无损图像压缩算法,在实现较为精确的码率控制的同时,能够获得较高的还原图像质量,而且硬件实现复杂度低,能够满足对图像的实时压缩要求。
上传时间: 2013-06-18
上传用户:zzbbqq99n
近年来,随着网络技术的发展和视频编码标准受到广泛接受,视频点播、视频流和远程教育等基于网络的多媒体业务逐渐普及。为了对拥有不同终端资源,不同接入网络以及不同兴趣的用户提供灵活的多媒体数据访问服务,多媒体数据的内容需要根据应用环境动态调整,转码正是实现这一挑战性任务的关键技术之一。 视频转码对时间的要求非常苛刻,以至于用高速的通用微处理器芯片也无法在规定的时间内完成必要的运算。因此,必须为这样的运算设计一个专用的高速硬线逻辑电路,在高速FPGA器件上实现或制成高速专用集成电路。用高密度的FPGA来构成完成转码算法所需的电路系统,实现专用集成电路的功能,因其成本低、设计周期短、功耗小、可靠性高、使用灵活等优点而成为适合本课题的最佳选择。 本文根据MPEG-2中可变长编码(VLC)理论,采用了两级查找表减少了VLC存储空间的使用,完成VLC编码的实现。根据MPEG-2中关于System Packet的定义,针对FPGA可实现性,以空间换取复杂度的减少,实现了PES包的打包模块。根据MPEG-2相应的转码理论,完成了对系统解码模块相应的连接和调试,对解码模块以真实的bit流进行了贴近板级的情况的仿真。根据MPEG-2中TM5的算法的局限性,分析得出只需要对P帧进行相应处理即可改进场景变换对视频质量的影响,完成对TM5的算法的改进。通过性能估算和电路仿真,各模块的吞吐率能够满足转码系统的要求。
上传时间: 2013-07-22
上传用户:shinesyh
现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中,互连线资源是预先定制的,这些资源是由各种长度的可分割金属线,缓冲器和.MOS管实现的,所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积,一般都采用单个MOS晶体管来连接逻辑资源。MOS晶体管的导通电阻可以达到千欧量级,可分割金属线段的电阻相对于MOS管来说是可以忽略的,然而它和地之间的电容达到了0.1pf[1]。为了评估FPGA的性能,用HSPICE仿真模型虽可以获得非常精确的结果,但是基于此模型需要花费太多的时间。这在基于时序驱动的工艺映射和布局布线以及静态时序分析中都是不可行的。于是,非常迫切地需要一种快速而精确的模型。 FPGA中连接盒、开关盒都是由MOS管组成的。FPGA中的时延很大部分取决于互连,而MOS传输晶体管在互连中又占了很大的比重。所以对于MOS管的建模对FPGA时延估算有很大的影响意义。对于MOS管,Muhammad[15]采用导通电阻来代替MOS管,然后用。Elmore[3]时延和Rubinstein[4]时延模型估算互连时延。Elmore时延用电路的一阶矩来近似信号到达最大值50%时的时延,而Rubinstein也是通过计算电路的一阶矩估算时延的上下边界来估算电路的时延,然而他们都是用来计算RC互连时延。传输管是非线性器件,所以没有一个固定的电阻,这就造成了Elmore时延和Rubinstein时延模型的过于近似的估算,对整体评估FPGA的性能带来负面因素。 本论文提出快速而精确的现场可编程门阵列FPGA中的互连资源MOS传输管时延模型。首先从阶跃信号推导出适合50%时延的等效电阻模型,然后在斜坡输入的时候,给出斜坡输入时的时延模型,并且给出等效电容的计算方法。结果验证了我们精确的时延模型在时间上的开销少的性能。 在岛型FPGA中,单个传输管能够被用来作为互连线和互连线之间的连接,或者互连线和管脚之间的连接,如VPR把互连线和管脚作为布线资源,管脚只能单独作为输入或者输出管脚,以致于它们不是一个线网的起点就是线网的终点。而这恰恰忽略了管脚实际在物理上可以作为互连线来使用的情况(VPR认为dogleg现象本身对性能提高不多)。本论文通过对dogleg现象进行了探索,并验证了在使用SUBSET开关盒的情况下,dogleg能提高FPGA的布通率。
上传时间: 2013-07-24
上传用户:yezhihao
基于FPGA的误码率测试仪设计基于FPGA的误码率测试仪设计
上传时间: 2013-08-02
上传用户:1159797854
多抽样率信号处理是现代信号处理理论的一个重要分支,在最近十几年取得了巨大的发展,并在很多方面得到了成功的应用。本文分别从时域和频域的角度深入分析了抽样率变换的规律,并进一步研究了多抽样率系统的高效实现理论...
上传时间: 2013-07-05
上传用户:JIUSHICHEN
多抽样率信号处理是现代信号处理理论的一个重要分支,在最近十几年取得了巨大的发展,并在很多方面得到了成功的应用。本文分别从时域和频域的角度深入分析了抽样率变换的规律,并进一步研究了多抽样率系统的高效实现理论和方案。多抽样率系统需要通过滤波器来改善其性能。本文分析了一般滤波器设计的方法与理论,着重研究了积分梳状滤波器和半带滤波器这两种多抽样率滤波器,并根据多抽样率信号处理的特点以及几种高效滤波结构和滤波器,利用积分梳状滤波器和半带滤波器在FPGA上设计了2~256倍可编程抽取器。为了进一步分析多相结构在多抽样率信号处理中的应用,使用多相结构设计了具有固定倍数的内插器。在论文的最后,详细介绍了某型号雷达信号处理机的硬件设计及其FPGA设计。关键字:多抽样率信号处理 抽取 内插 多相滤波 积分梳状滤波器 半带滤波器
上传时间: 2013-06-12
上传用户:fxf126@126.com
电阻标值为0 欧姆的电阻为0 欧电阻。 0 欧电阻是蛮有用的。大概有以下几个功能
上传时间: 2013-05-29
上传用户:徐孺
精密电阻阻值表精密电阻阻值表精密电阻阻值表
上传时间: 2013-06-18
上传用户:candice613