虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

电阻器的选用

  • 基于FPGA的精简指令集计算机的研究与开发

    大规模可编程逻辑器件CPLD和FPGA是当今应用最广泛的两类可编程专用集成电路(ASIC),电子设计工程师用它可以在办公室或实验室里设计出所需的专用集成电路,从而大大缩短了产品上市时间,降低了开发成本.此外,可编程逻辑器件还具有静态可重复编程和动态系统重构的特性,使得硬件的功能可以象软件一样通过编程来修改,这样就极大地提高了电子系统设计的灵活性和通用性.该设计完成了在一片可编程逻辑器件上开发简易计算机的设计任务,将单片机与单片机外围电路集成化,能够输入指令、执行指令、输出结果,具有在电子系统中应用的普遍意义,另外,也可以用于计算机组成原理的教学试验.该文第一章简要介绍了可编程ASIC和EDA技术的历史、现状、未来并对本课题作了简要陈述.第二章在芯片设计的两种输入法即原理图输入法和HDL输入法之间做出比较,决定选用HDL输入法.第三章描述了具体的设计过程和设计手段,首先将简易计算机划分为运算器、CPU控制器、存储器、键盘接口和显示接口以及系统控制器,然后再往下分为下层子模块.输入法的语言使用的是Verilog HDL,鉴于篇幅所限,源代码部分不在论文之中.第四章对设计的综合与实现做了总结,给出了时序仿真波形图.该文针对FPGA和RISC这两大课题,对RISC在FPGA上的实现进行了初浅的探索与尝试.从计算机体系结构入手,剖析了精简指令集计算机的原理,通过该设计的实践对ASIC和EDA的设计潜力有了更进一步的领悟.

    标签: FPGA 指令集 计算机

    上传时间: 2013-05-21

    上传用户:hewenzhi

  • 基于FPGA和DSP的红外图像预处理算法研究

    随着微电子技术的发展,可编程逻辑器件取得了迅速的发展,其功能日益强大,FPGA内部可用逻辑资源飞速增长,近来推出的FPGA都针对数字信号处理的特点做了特定设计,集成了存储器、锁相环(PLL)、硬件乘法器、DSP模块等,通过使用各个公司提供的FPGA开发软件使用硬件描述语言,可以实现特定的信号处理算法,如FFT、FIR等算法,为电子设计工程师提供了新的选择。实时图像处理系统采用FPGA+DSP的结构来完成整个复杂的图像处理算法。将图像处理算法进行分类,FPGA和DSP份协作发挥各自的长处,对于算法实现简单、运算量大、实时性高的这类处理过程由大容量高性能的FPGA实现,DSP则用来处理经过预处理后的图像数据,来运行算法结构复杂,乘加运算多的算法。整个系统主要包括FPGA处理单元、DSP处理单元以及PCI接口通讯三个部分。主要取得的了以下的研究成果:(1)研究了FPGA的工作原理及应用,完成了Stratix芯片的选型。设计了数字图像处理板的电路原理图和PCB设计图。并对电路板进行调试,工作正常。(2)完成了FPGA程序下载电缆的PCB电路设计,并调试成功,应用到FPGA的调试下载配置中,取得了良好的实验与经济效果。(3)充分利用FPGA的设计开发软件与工具,完成了中值滤波、形态学滤波和自适应阈值的FPGA实现,并给出了详细的实现过程。将算法下载到FPGA芯片,经过试验调试,达到要求。(4)研究了PCI接口通讯的实现方式,选用PCI9054芯片实现通讯,完成PCI接口电路设计,经过调试,实现了中断、DMA等方式,满足了数据传输的要求。(5)学习了C6701DSP芯片的工作特性以及内部功能结构,完成了DSP外围存储器的扩展、时钟信号发生以及电源模块等外围电路的设计。

    标签: FPGA DSP 红外 图像预处理

    上传时间: 2013-07-22

    上传用户:Divine

  • 加密卡的研制与加密算法的FPGA实现

    随着安全通信数据速率的提高,关键数据加密算法的软件实施成为重要的系统瓶颈.基于FPGA的高度优化的可编程的硬件安全性解决方案提供了并行处理能力,并且可以达到所要求的加密处理性能(每秒的SSL或RSA运算次数)基准.网络的迅速发展,对安全性的需要变得越来越重要.然而,尽管网络技术进步很快,安全性问题仍然相对落后.由于FPGA所提供的设计优势,特别是新的高速版本,网络系统设计人员可以在这些网络设备中经济地实现安全性支持.FPGA是实现设计灵活性和功能升级的关键,对于容错、IPSec协议和系统接口问题而言这两点非常重要.而且,FPGA还为网络系统设计人员提供了适应不同安全处理功能以及随着安全技术的发展方便地增加对新技术支持的能力.标准加密/解决以及认证算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被广泛用于全球网络安全系统中.本文介绍了基于PCI总线的加密卡的研制,硬件板卡的结构,着重论述了加密卡上加密模块的实现,即用FPGA实现3DES及IDEA、MD5算法的过程,加密卡的工作原理,加密卡中多种密码算法的配置原理,最后对3DES算法及IDEA、MD5算法的实现进行仿真,并绘制了板卡的原理图,对PCI接口原理进行了阐述.在论文中,首先阐述了数据加密原理.介绍了数据加密的算法和数据加密的技术发展趋势,并重点说明了3DES的算法.由于加密卡的生存空间在于其高速的加密性能与便捷的使用方式,所以,我们的加密卡采用的是基于PCI插槽的结构,遵从的是PCI2.2规范,理解并掌握PCI总线的规范是了解整个系统的重要一环,本文讲述了PCI总线的特点和性能,以及总线的信号.由于遵从高速性的要求,我们在硬件选型的时候,选用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能强,速度也非常快,但目前价格仍然太高,不适合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能适中,价格低廉,产品成熟等特点,是较好的选择.FPGA选用的XILINX公司的XC2V3000,在随后的文章中,我们将会对这些器件特性做相应说明.并由此得出电路原理图的绘制.文章的重点之一在于3DES算法及IDEA、MD5算法的FPGA实现,以Xilinx公司VIRTEXII结构的VXC2V3000为例,阐述用FPGA高速实现3DES算法及IDEA、MD5算法的设计要点及关键部分的设计.

    标签: FPGA 加密卡 加密算法

    上传时间: 2013-04-24

    上传用户:qazwsc

  • 数字图像监控系统解码芯片的设计及其FPGA实现

    该文就多媒体信息的主体之一-图像信号的压缩和解压进行了分析,并结合实际课题所设计的数字图像监控系统对其中的图像解码过程进行了软硬件的实现.首先我们在ANALOG DEVICE公司的ADSP-2189上进行了解码系统的验证,就解码输出的质量进行了主观评价.通过软件仿真,我们还进一步得到了解码过程中,哪些指令占用较多的指令执行时间,哪些指令会成为硬件实现时的瓶颈.它为我们的FPGA优化设计提供了理论上的依据.综合考虑设计方案的复杂程度、系统规模、系统时延、器件成本等各项因素,通过对各种FPGA器件性能与开发工具的选择比较,决定选用Altera公司的FLEX10K器件来做最终的硬件实现.它不仅为图像解码系统的ASIC实现做了一定的理论分析和技术准备,也为FPGA技术在数字信号处理领域的应用开辟了新的研究方向.在硬件设计过程中,根据FPGA技术的优点,采用"自上而下"和"自下而上"相结合的设计方法,将整个系统进行功能模块分割并分别实现.所有处理模块均采用VERILIG语言编写,对其中的主要模块都进行了优化设计.通过这些优化不仅提高了解压性能,还减少了处理时间和所占用的硬件空间.最后通过仿真表明了所实现的图像解码系统具有良好的性能,具有一定的使用价值.

    标签: FPGA 数字图像 监控系统 片的设计

    上传时间: 2013-06-26

    上传用户:再见大盘鸡

  • 椭圆曲线密码体制中标量乘法运算的优化和FPGA实现

    信息技术的不断发展,对信息的安全提出了更高的要求.在应用公钥密码体制的时候,对密钥长度要求越来越大,处理的速度要求越来越快.而基于椭圆曲线离散对数问题的椭圆曲线密码体制,因其每比特最大的安全性,受到了越来越广泛的注意.椭圆曲线密码体制(ECC:Elliptic Curve Cryptosystem)的快速实现也成为一个关注的方面.该文按照确定有限域、选取曲线参数、划分结构模块、优化模块算法、实现模块设计,验证模块功能的顺序进行书写.为了硬件实现上的方便,设计选择了含有Ⅱ型优化正规基的伽略域GF(2191),并在该域上构造了随机的椭圆曲线.根据层次化、结构化的设计思路,将椭圆曲线上的标量乘法运算划分成两个运算层次:椭圆曲线上的运算和有限域上的运算.模块划分之后,利用自底向上的设计思路,主要针对有限域上的乘法运算进行了重要的改进,并对加法群中的标量乘运算的算法进行了分析、证明,以达到面积优化和快速执行的效果.具体设计中,采用硬件描述语言Verilog HDL,在Mentor Graphics公司出品的FPGA Advantage平台上进行电路设计.完成了各个模块的设计输入和仿真.设计选用了Altera公司的APEX Ⅱ系列器件,利用第一方软件Quartus Ⅱ 2.2进行综合、布局、布线和时序仿真.文中给出了椭圆曲线上的点加、倍点和标量乘法模块的具体设计结构框图.并且根据椭圆曲线的标量乘特点,提出了合适的验证方案.该设计完成了椭圆曲线上的标量乘法运算.设计主要针对资源受限的应用环境:改进了有限域上的乘法运算、使用了没有预处理的标量乘算法.改进后的椭圆曲线标量乘法需要2,741,998个逻辑单元,在100MHz的时钟约束下,运行一次标量乘法运算需要567.69us.该次设计的结果可以直接用来构造椭圆曲线上的签名、验证、密钥交换等算法.

    标签: FPGA 椭圆曲线 密码体制 乘法运算

    上传时间: 2013-05-24

    上传用户:zhuo0008

  • 基于FPGA采用PCM通信实现多路数据采集器的研制

    本文研制的数据采集器,用于采集导弹过载模拟试车台的各种参数,来评价导弹在飞行过程中的性能,由于试车台是高速旋转体,其工作环境恶劣,受电磁干扰大,而且设备要求高,如果遇到设备故障或设备事故,其损失相当巨大,保证设备的安全性和可靠性较为困难。 本文在分析数字通信技术的基础上,选用了基于现场可编程逻辑阵列(FPGA)采用脉冲编码调制(PCM)通信实现多路数据采集器的设计,其优点是FPGA技术在数据采集器中可以进行模块化设计,增加了系统的抗干扰性、灵活性和适应性,并且可以将整个PCM通信系统设计成可编程序系统,用户只要稍加变更程序,则系统的被测路数、帧结构、码速率、标度等均可改变以适应任何场合。并且采用合理的纠错和加密编码能够实现数据在传输工程中的完整性和安全性。 通过对PCM通信的特点研究,研制了一套集采集与传输的系统。文章给出了各个模块的具体建模与设计,系统采用的是FPGA技术来实现数据采集和信号处理,采用VHDL实现了数字复接器和分接器、编解码器、调制与解调模块的建模与设计。采用基于NiosII实现串口通讯,构建了实时性和准确性通信网络,实现了数据的采集。 测试数据和数据采集的实验结果证明,采用FPGA技术实现PCM信号的编码、传输、解码,能够有较强的抗干扰性、抗噪声性能好、差错可控、易加密、易与现代技术结合,并且误码率较低,要远远优于传统的方法。

    标签: FPGA PCM 通信实现 多路

    上传时间: 2013-04-24

    上传用户:com1com2

  • 基于FPGA的8051单片机IP核设计及应用

    单片微型计算机(单片机)是将微处理器CPU、程序存储器、数据存储器、定时/计数器、输入/输出并行接口等集成在一起。由于单片机具有专门为嵌入式系统设计的体系结构与指令系统,所以它最能满足嵌入式系统的应用要求。Intel公司生产的MCS-51系列单片机是我国目前应用最广的单片机之一。 随着可编程逻辑器件设计技术的发展,每个逻辑器件中门电路的数量越来越多,一个逻辑器件就可以完成本来要由很多分立逻辑器件和存储芯片完成的功能。这样做减少了系统的功耗和成本,提高了性能和可靠性。FPGA就是目前最受欢迎的可编程逻辑器件之一。IP核是将一些在数字电路中常用但比较复杂的功能块,设计成可修改参数的模块,让其他用户可以直接调用这些模块,这样就大大减轻了工程师的负担,避免重复劳动。随着FPGA的规模越来越大,设计越来越复杂,使用IP核是一个发展趋势。 本课题结合FPGA与8051单片机的优点,主要针对以下三个方面研究: (1)FPGA开发平台的硬件实现选用Xilinx公司的XC3S500E-PQ208-4-C作为核心器件,采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作为片内程序存储器,搭建FPGA的硬件开发平台。 (2)用VHDL语言实现8051IP核分析研究8051系列单片机内部各模块结构以及各部分的连接关系,实现了基于FPGA的8051IP核。主要包括如下几个模块:CPU模块、片内数据存储器模块、定时/计数器模块、并行端口模块、串行端口模块、中断处理模块、同步复位模块等。 (3)基于FPGA的8051IP核应用用所设计的8051IP核,实现了对一个4×4键盘的监测扫描、键盘确认、按键识别等应用。

    标签: FPGA 8051 单片机 IP核

    上传时间: 2013-04-24

    上传用户:1417818867

  • 基于ARM的嵌入式无线ZigBee网关的设计与实现

    ZigBee是近年来出现的一种新型无线通信技术,其具有近距离、低复杂度、低功耗、低数据速率、低成本的特点,在家用系统控制、楼宇自动化、工业监控领域具有广阔的市场空间。ZigBee的物理层和数据链路层由IEEE802.15.4工作组制定,高层(网络层、数据安全性及互边互通应用)由ZigBee联盟负责。 随着ZigBee技术在工业现场应用,越来越多的ZigBee设备终端将出现在工业现场,这就提出了将这些ZigBee设备与传统的以太网连接起来要求,为此需要设计一个无线的ZigBee网关来进行数据转发,因此对ZigBee网关的研究和设计具有重要的意义。 本系统选用基于ARM 920T内核的S3C2410作为ZigBee网关的主处理器,并且选用符合802.15.4标准的CC2420作为ZigBee网关的无线收发器。为了降低开发成本以及方便程序升级,网关选用开源嵌入式Linux操作系统,基于2.6.内核进行开发。本文主要对网关软件部分进行了深入研究。软件部分主要由2个程序组成:无线收发器的驱动程序和网关程序。其中网关程序主要包含Zigbee协议栈模块和网关通信模块。开发和测试主要语言采用标准C语言,驱动部分测试部分采用Bash脚本。 本文首先介绍了无线通信的背景知识和ZigBee协议栈,然后详细阐述了采用Linux来进行无线收发器驱动程序设计的关键点,同时对基于Linux的嵌入式ZigBee网关协议栈进行了移植,并且给出了ZigBee网关通信程序的设计方法以及程序的编译、调试和测试方法,实现了将ZigBee设备的数据及其状态转发给上位数据服务器的过程,最后还提出了作者对未来工作方向的一些改进思路和方法。

    标签: ZigBee ARM 嵌入式无线 网关

    上传时间: 2013-07-17

    上传用户:cuibaigao

  • 基于ARM的三维雕刻机控制系统设计

    雕刻机的数控系统是三维雕刻机的控制核心,其控制系统的性能直接关系着三维雕刻机的加工质量和加工效率,对雕刻机的性价比有着重要的影响。本论文在对三维雕刻机系统的结构和功能进行分析的基础上,提出了一个以.ARM微处理器和CPLD器件构建硬件平台、基于μC/OS-Ⅱ为嵌入式控制系统的解决方案,充分利用ARM微处理器的高速运算能力与CPLD的高速并行运算能力,大大减少了系统的外围接口器件,有效的降低系统成本。 此方案中选用Philips公司的基于ARM7内核的LPC2214处理器作为主控芯片。对于系统的输入/输出的逻辑控制通过CPLD来实现,该芯片选用Atlera公司的EPM7128SLC84,作为处理器的外围器件。同时对整个系统的硬件开发作了详细说明:电源、SRAM、FLASH等芯片选型及设计;液晶显示模块及键盘的应用设计;电机的输入输出电路设计等。 软件部分包括Boot Loader、RTOS、应用程序的设计等。其中,Rot Loader支持系统Boot、程序下载到RAM中执行和烧写到Flash存储器等功能;RTOS包括操作系统的移植、任务管理、任务间的通信等,应用程序的设计包括设备驱动程序、液晶显示、键盘操作、电机控制等。同时用VB6.0开发了PC机下载控制界面,并对液晶模块和电机进行调试。

    标签: ARM 雕刻机 控制系统设计

    上传时间: 2013-06-06

    上传用户:smthxt

  • 基于ARM和Linux的半自动生化分析仪的研究与设计

    生化分析仪是医疗机构进行临床诊断所必须的仪器之一。它通过对血液等人体体液的分析来测定诸如葡萄糖、胆固醇等生化指标,这些常规生化指标可以帮助医生诊断疾病。生化分析仪在临床诊断和化学检验中具有重要作用。 目前的半自动生化分析仪多以8位单片机为中央处理器,限制了仪器的性能。本文将嵌入式技术应用于生化分析仪的研制当中,选用了32位的ARM9处理器$3C2410A,嵌入Linux操作系统,搭建ARM+Linux的平台,设计了智能型半自动生化分析仪。 本文介绍了生化分析仪的原理——朗伯.比尔定律及其核心部件——光电比色计。对半自动生化分析仪的整体架构进行了说明。 半自动生化分析仪硬件结构上由电源、时钟、复位电路,存储器系统,液路控制系统,光路控制系统,恒温控制系统(包括温度测量和温度控制),数据采集系统,人机交互系统(包括键盘、触摸屏、液晶显示器LCD和微型打印机)和其他一些接口等组成,对于这些外围硬件模块本文给出了详细设计。 在半自动生化分析仪软件设计方面,本文详细介绍了交叉编译调试环境的建立,引导装载程序U-Boot的移植,Linux内核的裁减与移植,设备驱动程序的设计,文件系统的建立与移植,应用程序的编写与移植。 本生化分析仪的功能包括MiniGUI图形用户界面、运动控制、温度控制、数据处理、打印功能及SQLite数据库管理等。该新型半自动生化分析仪使用方便,性价比高,适用于国内的中小型医疗机构。

    标签: Linux ARM 半自动 生化分析仪

    上传时间: 2013-04-24

    上传用户:ca05991270