虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

电路<b>功能</b>

  • SOP28封装的LCD液晶驱动显示芯片VK1072B

    产品型号:VK1072B 产品品牌:VINKA/永嘉微电 封装形式: SOP28 联 系 人:沈经理 联 系 QQ:288 521 8966  联系手机:13554744703 提供专业工程服务,用芯服务客户-F03 概述:VK1072B 是一个18×4的LCD驱动器,可软件配置使其适用于各种LCD应用,仅用3条信号线便可控制LCD驱动器,也可通过指令使其进入省电模式(掉电模式)。 特点: l 工作电压:2.4~5.2V l 片内256kHz的RC振荡电路 l 1/2或1/3的偏置电压,1/2、1/3或1/4 的占空比 l 内部时钟频率 l Power down命令减少电源损耗 l 18×4的LCD驱动 l 18×4位的显示RAM l 3 端串行接口 l 内部LCD驱动频率 l 软件设置 l 数据模式和命令模式指令 l 写显示数据地址自动累加 l VLCD 脚是用来调节LCD电压的 l 封装形式:SOP28(300mil)(18.0mm x 7.5mm PP=1.27mm)   VINKA原厂LCD/LED液晶控制器及驱动器系列 芯片简介如下: 高抗干扰LCD液晶控制器及驱动系列 VK2C21A 2.4~5.5V 20seg*4com 16*8 偏置电压1/3 1/4 I2C通讯接口 SOP-28 VK2C21B 2.4~5.5V 16seg*4com 12*8 偏置电压1/3 1/4 I2C通讯接口 SOP-24 VK2C21C 2.4~5.5V 12seg*4com 8*8 偏置电压1/3 1/4 I2C通讯接口 SOP-20 VK2C21D 2.4~5.5V 8seg*4com 4*8 偏置电压1/3 1/4 I2C通讯接口 NSOP-16 VK2C22A 2.4~5.5V 44seg*4com 偏置电压1/21/3 I2C通讯接口 LQFP-52 VK2C22B 2.4~5.5V 40seg*4com 偏置电压1/2 1/3 I2C通讯接口 LQFP-48 VK2C23A 2.4~5.5V 56seg*4com 52*8 偏置电压1/3 1/4 I2C通讯接口 LQFP-64 VK2C23B 2.4~5.5V 36seg*8com 偏置电压1/31/4 I2C通讯接口 LQFP-48 VK2C24 2.4~5.5V 72seg*4com 68*8 60*16 偏置电压1/3 1/41/5 I2C通讯接口LQFP-80 超低功耗LCD液晶控制器及驱动系列 VKL060 2.5~5.5V 15seg*4com 偏置电压1/21/3 I2C通讯接口 SSOP-24 VKL128 2.5~5.5V 32seg*4com 偏置电压1/21/3 I2C通讯接口 LQFP-44 VKL144A 2.5~5.5V 36seg*4com 偏置电压1/21/3 I2C通讯接口 TSSOP-48 VKL144B 2.5~5.5V 36seg*4com 偏置电压1/21/3 I2C通讯接口 QFN48L (6MM*6MM) 静态显示LCD液晶控制器及驱动系列 VKS118 2.4~5.2V 118seg*2com 偏置电压 -- 4线通讯接口 LQFP-128 VKS232 2.4~5.2V 116seg*2com 偏置电压1/11/2 4线通讯接口 LQFP-128) 内存映射的LED控制器及驱动器 VK1628--- 通讯接口:STb/CLK/DIO 电源电压:5V(4.5~5.5V) 驱动点阵:70/52 共阴驱动:10段7位/13段4位 共阳驱动:7段10位 按键:10x2 封装SOP28 VK1629--- 通讯接口:STb/CLK/DIN/DOUT 电源电压:5V(4.5~5.5V) 驱动点阵:128 共阴驱动:16段8位 共阳驱动:8段16位 按键:8x4 封装QFP44 VK1629A--- 通讯接口:STb/CLK/DIO 电源电压:5V(4.5~5.5V) 驱动点阵:128 共阴驱动:16段8位 共阳驱动:8段16位 按键:--- 封装SOP32 VK1629B--- 通讯接口:STb/CLK/DIO 电源电压:5V(4.5~5.5V) 驱动点阵:112 共阴驱动:14段8位 共阳驱动:8段14位 按键:8x2 封装SOP32 VK1629C--- 通讯接口:STb/CLK/DIO 电源电压:5V(4.5~5.5V) 驱动点阵:120 共阴驱动:15段8位 共阳驱动:8段15位 按键:8x1 封装SOP32 VK1629D--- 通讯接口:STb/CLK/DIO 电源电压:5V(4.5~5.5V) 驱动点阵:96 共阴驱动:12段8位 共阳驱动:8段12位 按键:8x4 封装SOP32 VK1640--- 通讯接口: CLK/DIN 电源电压:5V(4.5~5.5V) 驱动点阵:128 共阴驱动:8段16位 共阳驱动:16段8位 按键:--- 封装SOP28 VK1650--- 通讯接口: SCL/SDA 电源电压:5V(3.0~5.5V) 驱动点阵:8x16 共阴驱动:8段4位 共阳驱动:4段8位 按键:7x4 封装SOP16/DIP16 VK1668---通讯接口:STb/CLK/DIO 电源电压:5V(4.5~5.5V) 驱动点阵:70/52 共阴驱动:10段7位/13段4位 共阳驱动:7段10位 按键:10x2 封装SOP24 VK6932--- 通讯接口:STb/CLK/DIN 电源电压:5V(4.5~5.5V) 驱动点阵:128 共阴驱动:8段16位17.5/140mA 共阳驱动:16段8位 按键:--- 封装SOP32 RAM映射LCD控制器和驱动器系列 VK1024b 2.4V~5.2V 6seg*4com 6*3 6*2 偏置电压1/21/3 S0P-16 VK1056b 2.4V~5.2V 14seg*4com 14*3 14*2 偏置电压1/21/3 SOP-24/SSOP-24 VK1072B 2.4V~5.2V 18seg*4com 18*3 18*2 偏置电压1/21/3 SOP-28 VK1072C 2.4V~5.2V 18seg*4com 18*3 18*2 偏置电压1/21/3 SOP-28 VK1088b 2.4V~5.2V 22seg*4com 22*3 偏置电压1/2 1/3 QFN-32L(4MM*4MM) VK0192 2.4V~5.2V 24seg*8com 偏置电压1/4 LQFP-44 VK0256 2.4V~5.2V 32seg*8com 偏置电压1/4 QFP-64 VK0256b 2.4V~5.2V 32seg*8com 偏置电压1/4 LQFP-64 VK0256C 2.4V~5.2V 32seg*8com 偏置电压1/4 LQFP-52 VK1621S-12.4V~5.2V 32*4 32*332*2 偏置电压1/21/3 LQFP44/48/SSOP48/SKY28/DICE裸片 VK1622B 2.7V~5.5V 32seg*8com 偏置电压1/4 LQFP-48 VK1622S 2.7V~5.5V 32seg*8com 偏置电压1/4 LQFP44/48/52/64/QFP64/DICE裸片 VK1623S 2.4V~5.2V 48seg*8com 偏置电压1/4 LQFP-100/QFP-100/DICE裸片 VK1625 2.4V~5.2V 64seg*8com 偏置电压1/4 LQFP-100/QFP-100/DICE VK1626 2.4V~5.2V 48seg*16com 偏置电压1/5 LQFP-100/QFP-100/DICE E-mail: sy-chip@szvinka.com  以上介绍内容为IC参数简介,难免有错漏,且相关IC型号众多,未能一一收录。欢迎联系索取完整资料及样品!

    标签: 1072B 1072 SOP LCD 28 VK 封装 液晶驱动 显示芯片

    上传时间: 2021-07-12

    上传用户:abcyyim0921

  • IGBT直流斩波电路的设计

    IGBT直流斩波电路的设计1设计原理分析1.1总体结构分析直流斩波电路的功能是将直流电变为另一固定电压或可调电压的直流电。它在电源的设计上有很重要的应用。一般来说,斩波电路的实现都要依靠全控型器件。在这里,我所设计的是基于IGBT的降压斩波短路。直流降压斩波电路主要分为三个部分,分别为主电路模块,控制电路模块和驱动电路模块。电路的结构框图如下图(图1)所示。除了上述主要结构之外,还必须考虑电路中电力电子器件的保护,以及控制电路与主电路的电器隔离。1.2主电路的设计主电路是整个斩波电路的核心,降压过程就由此模块完成。其原理图如图2所示。如图,IGBT在控制信号的作用下开通与关断。开通时,二极管截止,电流io流过大电感L,电源给电感充电,同时为负载供电。而IGBT截止时,电感L开始放电为负载供电,二极管VD导通,形成回路。IGBT以这种方式不断重复开通和关断,而电感L足够大,使得负载电流连续,而电压断续。从总体上看,输出电压的平均值减小了。输出电压与输入电压之比a由控制信号的占空比来决定。这也就是降压斩波电路的工作原理。降压斩波的典型波形如下图所示。

    标签: igbt 直流斩波电路

    上传时间: 2022-06-20

    上传用户:

  • 基于UC3842的buck降压电路的设计.

    电源装置是电力电子技术应用的一个重要领域,其中高频开关式直流稳压电源由于具有效率高、体积小和重量轻等突出优点,获得了广泛的应用。开关电源的控制电路可以分为电压控制型和电流控制型,前者是一个单闭环电压控制系统,系统响应慢,很难达到较高的线形调整率精度,后者,较电压控制型有不可比拟的优点。1、设计题目基于UC3842的buck降压电路的设计2、设计目的尝试使用UC3842芯片矩形波输出驱动MOS管,来实际应用于电力电子课本中BUCK降压电路的设计。3、硬件设计采用Tl公司生产的高性能开关电源芯片UC3842,结合外围电路(振荡电路,反馈电压,电流检测电路)来控制占空比,振荡频率,电压,从而控制PWM输出波形。利用芯片输出PWM电压来驱动BUCK降压电路关键原件MOS管IRF840的通断,实现降压电路降压功能。

    标签: uc3842 buck 降压电路

    上传时间: 2022-07-07

    上传用户:

  • 电流型高电压隔离开关电源.rar

    本课题为电流型高电压隔离电源,它是基于交流电流母线的分布式系统,能够整定短路电流,适应高电压工作环境的隔离电源。本论文介绍了该课题的应用场合,简要介绍了分布式系统的种类及各自优势,以及已有的电流型副边稳压电路相关的研究成果,并在此基础上提出了本课题的研究目标。 本篇论文主要针对课题方案的三个方面进行论述,分别阐述如下: 一,母线电流产生系统与电流型副边开关电路的匹配问题,包括各部分电路的功能介绍、电流型副边开关电路的小信号等效电路的建模、高电压隔离变压器及磁元件的选择; 二,模块体积小型化有利于高压部件的设计安装和EMS防护。为了省去体积较大的辅助电源部分,本课题采用了副边电路自供电的方式。在低压自供电方式下,利用比较器、TLA31等器件产生多路同步三角波以及开关驱动PWM脉冲。对自供电方式下的三角波振荡器进行比较,并对三角波振荡器电路模块进行了建模以及系统反馈补偿; 三,在本方案中实现了电流源拓扑的同步整流技术,利用PMOS管替代续流二极管,减小了电路的损耗、散热器的使用以及模块的体积。 本篇论文对本课题设计的核心部分进行了比较详细的介绍和分析,具体的参数计算方法也一一列出。最终,论文以研究目标为方向,通过一系列的改进措施,基本实现了课题要求。

    标签: 电流型 高电压 隔离开关

    上传时间: 2013-06-24

    上传用户:wmwai1314

  • USB20设备控制器IP核的设计与FPGA验证.rar

    随着计算机及其外围设备的发展,传统的并行接口和串行接口在灵活性和接口扩展等方面存在的缺陷愈来愈不可回避,并逐渐成为计算机通信的瓶颈。在这种情况下,通用串行总线(Universal Serial Bus,USB)诞生了。USB由于具有传输速率高、价格便宜、使用方便、灵活性高、支持热插拔、接口标准化和易于扩展等优点,目前已经成为计算机外设接口的主流技术,在计算机外围设备和消费类电子领域正获得越来越多的应用。 @@ 本文基于USB2.0协议规范,设计了一款支持高速和全速传输的USB2.0设备控制器IP核。文中着重介绍了这款设备控制器IP核的设计和FPGA验证工作,详细研究并分析了USB2.0规范,根据规范提出了一种USB2.0设备控制器整体构架方案,描述了各个功能子模块硬件电路的功能及实现。从可重用的角度出发,对设备控制器模块进行优化设计,增加多个灵活的配置选项,根据不同的应用对硬件进行配置,使其在满足要求的情况下去除冗余电路,以减少占用面积和功耗,从而使其灵活地应用于各种USB系统。本文还研究了IP核的验证方法,并对所设计的USB2.0设备控制器建立了功能完备的ModelSim仿真验证环境,搭建了FPGA硬件验证平台,设计了具有AHB接口的设备控制器和带有8051的设备控制器,并分别在FPGA平台上进行了功能验证。 @@ 本文所设计的USB2.0设备控制器IP核可配置性高,使用者可以自由配置所需端点的个数以及每个端点类型等,可以集成于多种USB系统中,适于各类USB设备的开发。本课题所取得的成果为USB2.0设备类的研究和开发积累了经验,并为后来实验室某项目测试芯片的USB数据采集提供了参考方案,也为未来USB3.0接口IP核的开发和应用奠定了基础。 @@关键词USB2.0控制器;IP核;FPGA;验证

    标签: FPGA USB 20

    上传时间: 2013-06-30

    上传用户:nanfeicui

  • FPGA内全数字延时锁相环的设计.rar

    现场可编程门阵列(FPGA)的发展已经有二十多年,从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在,FPGA已广泛地应用于通信、消费类电子和车用电子类等领域,但国内市场基本上是国外品牌的天下。 在高密度FPGA中,芯片上时钟分布质量变的越来越重要,时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前,为了消除FPGA芯片内的时钟延迟,减小时钟偏差,主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法,而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小,输出时钟的精度更高,但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑,我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础,对全数字延时锁相环(DLL)电路进行分析研究和设计,在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里,从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作,通过比较DLL与PLL、数字DLL与模拟DLL,深入的分析了全数字DLL模块电路组成结构和工作原理,设计出了符合指标要求的全数字DLL模块电路,为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展,然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑,给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析,验证电路功能,得出应用参数。在设计中,用Verilog-XL对部分电路进行数字仿真,Spectre对进行部分电路的模拟仿真,而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模,设计出的DLL工作频率范围从25MHz到400MHz,工作电压为1.8V,工作温度为-55℃~125℃,最大抖动时间为28ps,在输入100MHz时钟时的功耗为200MW,达到了国外同类产品的相应指标。最后完成了输出电路设计,可以实现时钟占空比调节,2倍频,以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。

    标签: FPGA 全数字 延时

    上传时间: 2013-06-10

    上传用户:yd19890720

  • 基于DSP与ARM的线路保护的研究

    在现代电网中,随着超高压、大容量、远距离输电线路的不断增多,对电力系统的安全稳定运行提出了更高、更严格的要求。距离保护作为线路保护的基本组成部分,其工作特性对电力系统的安全稳定运行有着直接和重要的影响。为了适应现代超高压电网稳定运行的要求,微机保护装置在硬件和软件上都提出了越来越高的要求。 高速数字信号处理芯片(DSP)技术的发展,为开发一种速度快、处理能力强的微机保护系统奠定了基础。在这样的背景下,我们采用DSP芯片和ARM处理器,设计了一个并列式双处理器微机保护系统。该系统采用一个DSP芯片负责控制数据采集、采样数据处理,实现保护功能。ARM微处理器承担人机接口管理,通过串行通信方式实现与DSP端口之间的数据通信,丰富的通讯接口,使得与上位机的通讯、下载程序定值灵活方便。新的微机保护装置不断推出,投入运行的微机保护装置不允许用来进行试验、培训,该装置还可作为试验教学系统,供学生学习认识微机保护装置的内部结构,并可自行设计保护算法、编制程序,通过上位机下载到实验装置,完成相应保护功能的测试。 本文实现了微机保护方案的整体软硬件设计,内容包括DSP2812微处理器芯片,ARM7微处理器LPC2220芯片,开关量输入/输出电路、数据采集电路、通讯和网络接口电路、人机界面的显示板电路,文中对各部分电路的功能、特点以及器件的选择、引脚连接进行了详细介绍。系统采用模块化设计,采用双CPU并行处理模式,针对基于LPC2220微处理器的监控管理系统,完成了最小系统设计,详细完成了启动电路的设计。 本文初步设计了人机操作界面,给出了软件设计的流程图,将实时操作系统μC/OS-Ⅱ与模块化硬件设计相结合,共同构成一个可以重复利用的软硬件数字系统平台,除了可以最大限度地提高开发的效率、减少资源的浪费外,还可以通过长期对于该平台的研究,逐步优化平台软硬件资源,提高其性能,并满足日益复杂的应用需求。

    标签: DSP ARM 线路保护

    上传时间: 2013-04-24

    上传用户:superhand

  • 基于FPGA的串行通信实现与CRC校验

    本文应用EDA技术,基于FPGA器件设计与实现UART,并采用CRC校验。主要工作如下: 1、在异步串行通信电路部分完全用FPGA来实现。选用Xilinx公司的SpartanⅢ系列的XC3S1000来实现异步串行通信的接收、发送和接口控制功能,利用FPGA集成度比较高,具有在线可编程能力,在其完成各种功能的同时,完全可以将串行通信接口构建其中,可根据实际需求分配资源。 2、利用VerilogHDL语言非常容易掌握,功能比VHDL更强大的特点,可以在设计时不断修改程序,来适用不同规模的应用,而且采用Verilog输入法与工艺性无关,利用系统设计时对芯片的要求,施加不同的约束条件,即可设计出实际电路。 3、利用ModelSim仿真工具对程序进行功能仿真和时序仿真,以验证设计是否能获得所期望的功能,确定设计程序配置到逻辑芯片之后是否可以运行,以及程序在目标器件中的时序关系。 4、为保证数据传输的正确性,采用循环冗余校验CRC(CyclicRedundancyCheck),该编码简单,误判概率低,为了减少硬件成本,降低硬件设计的复杂度,本设计通过CRC算法软件实现。 实验结果表明,基于EDA技术的现场可编程门阵列FPGA集成度高,结构灵活,设计方法多样,开发周期短,调试方便,修改容易,采用FPGA较好地实现了串行数据的通信功能,并对数据作了一定的处理,本设计中为CRC校验。另外,可以利用FPGA的在线可编程特性,对本设计电路进行功能扩展,以满足更高的要求。

    标签: FPGA CRC 串行 通信实现

    上传时间: 2013-04-24

    上传用户:Altman

  • Verilog HDL 综合实用教程

    ·  内容提要 本书的鲜明特色在于帮助读者全面、正确地理解Verilog硬件描述语言的综合。本书以电路综合为目标,针对各种语言结构逐一讨论了其可综合性、仿真与综合时的语义差别以及相关的各种相关的各种用法,给出了大量示例,对各种似是而非的用法作了对比,指出了其语义差别和所综合出的电路在功能上的差异。本书的另一特色在于详细介绍了设计模型的优化技术和验证技术。本书内容全面、深

    标签: nbsp Verilog HDL 实用教程

    上传时间: 2013-07-01

    上传用户:努力努力再努力

  • 调频接收机经典设计讲解(超详细)

    介绍调频收音机各部分单元电路及功能,整机工作原理

    标签: 调频接收机

    上传时间: 2014-01-25

    上传用户:吾学吾舞