异步电动机的软起动研究，是一项重要的研究课题。本文以分级变频理论为基础，利用数学分析的方法对分级变频的子频率系统进行了深入的研究，总结了各级子频率系统的电压相序情况以及最优的触发角度。并且对传统异步电动机软起动器的主电路结构进行了改进，提出了从较低频率开始分五级起动的分级变频调压软起动形式，而且各级子频率的起动都能实现最优的正序电压组合，保证了起动转矩的最大化。通过对分级变频调压软起动形式的建模和仿真试验，证明了此方法可以在降低起动电流的同时实现异步电机的高转矩起动，验证了此方法的有效性和可行性。基于以上研究的成果，本文介绍了以TMS320LF2407ADSP芯片为核心的软起动软硬件设计方法。最后对本课题的进一步研究提出了展望。
上传时间： 2013-04-24
上传用户：assss
交错并联反激变换器具有电路结构简单，控制方便等优点，并且可以实现电气隔离。但是其升压比不高，变换器中主开关管电压应力较大，且工作中开关管处于硬开关状态，限制了变换器的效率。 针对交错并联反激变换器所存在的问题，本文提出了一种新颖的基于耦合电感第三绕组实现的原边并联、副边并联隔离型软开关Boost变换器。该变换器继承了交错并联反激变换器的优点，两个并联单元互补工作，分担功率损耗，输出电压的脉动频率为主开关管的两倍。不同的是，该变换器具有较高的升压比，变换器中主开关管的电压应力较小，克服了交错并联反激变换器的问题。在软开关方面，变换器使用有源箝位软开关电路，使主开关管与箝位开关管都实现了零电压软开关动作，提高了变换器的效率与使用寿命。因此，它与交错并联反激变换器相比，更适合于低电压输入、高电压输出的应用变换场合。 在该变换器的基础上，针对变换器中输出二极管电压电流振荡较大，本文还提出了经过改进的引入输出箝位电容的变换器。输出箝位电容抑制了二极管两端电压的振荡，减小了二极管的电压应力，提高了变换器的效率。 最后，本文通过仿真与实验验证了基于耦合电感第三绕组实现的原边并联、副边并联隔离型软开关Boost变换器及其改进型变换器方案的可行性与合理性。
上传时间： 2013-05-20
上传用户：chenlong
逆变器作为光伏阵列和电网接口的主要设备，它的性能决定着整个光伏发电系统的性能。为了将光伏阵列产生的电能最大限度地馈入电网，并提高其运行的稳定度、可靠性和精确度，必须对并网逆变器的主电路拓扑选择、滤波器参数设计及其控制策略选取等进行深入研究。 论文首先分析了光伏发电的国内外发展现状和应用前景，对光伏并网发电系统的种类、结构和并网标准进行了综述。针对众多适用于光伏并网的逆变器拓扑进行了详细的比较分析，最终确定了一台单相满载功率1kW、并网电压220V的逆变器拓扑及其主电路参数，对其输出滤波器参数进行设计，并对其进行了幅频特性分析。 其次，详细分析和研究逆变器的并网控制策略，确定了在独立工作模式下的瞬时电压控制策略和在并网工作模式下的瞬时电流控制策略。根据选定的控制策略分别对其控制系统进行了建模和闭环参数设计，并利用Sabet软件进行系统仿真，验证了系统建模和设计的正确性。 接着，在分析光伏阵列特性的基础上，总结和比较了常用的几种MPPT（Maximum Power Point Tracking）控制方法，通过扰动观测法对并网逆变器输出电流的控制，实现了光伏阵列的MPPT，并给出了设计方案和实验验证。 最后，根据以上分析结果，研制了一台基于DSP控制的光伏并网逆变器的试验样机，并详述了其软硬件的设计方案，给出了相关实验结果。
上传时间： 2013-04-24
上传用户：天天天天
本文致力于可并联运行的斩控式单相交流斩波变换器的研究。交交变换技术作为电力电子技术一个重要的领域一直得到人们的关注，但大都将目光投向AC-DC-AC两级变换上面。AC/AC直接变换具有单级变换、功率密度高、拓扑紧凑简单、并联容易等优势，并且具有较强扩展性，故而在工业加热、调光电源、异步电机启动、调速等领域具有重要应用。斩控式AC/AC 电压变换是一种基于自关断半导体开关器件及脉宽调制控制方式的新型交流调压技术。 本文对全数字化的斩控式AC/AC 变换做了系统研究，工作内容主要有：对交流斩波电路的拓扑及其PWM方式做了详细的推导，着重对不同拓扑的死区效应进行了分析，并且推导了不同负载情况对电压控制的影响。重点推导了单相Buck型变换器和Buck-Boost 变换器的拓扑模型，并将单相系统的拓扑开关模式推导到三相的情况，然后分别对单相、三相的情况进行了Matlab仿真。建立了单相Buck 型拓扑的开关周期平均意义下的大信号模型和小信号模型，指导控制器的设计。建立了适合电路工作的基于占空比前馈的电压瞬时值环、电压平均值环控制策略。在理论分析和仿真验证的基础上，建立了一台基于TMS320F2808数字信号处理器的实验样机，完成样机调试，并完成各项性能指标的测试工作。
上传时间： 2013-04-24
上传用户：visit8888
MSP430定时器的使用，有详细的例子程序和讲解，是新手学习的好资料哦
上传时间： 2013-07-08
上传用户：西伯利亚狼
应用于煤矿、石化等易燃易爆环境的电子设备必须满足防爆的要求，本质安全型是最佳的防爆形式。本质安全型开关电源具有重量轻、体积小、制造工艺简单、成本低、安全性能高等优点，因而具有广阔的发展前景。单端反激变换器是开关变换器的一种基本的拓扑结构，在实际中应用比较广泛，因此对单端反激变换器进行本质安全特性分析是本质安全开关电源设计的重要基础。本质安全型开关变换器的设计，主要是对变换器中的储能元件进行设计，即变换器中的电感和输出滤波电容进行设计。 本文对变换器的静态特性进行了深入分析，指出反激变换器存在三种工作模式：CISM-CCM、IISM-CCM和DCM：得出了变换器工作在整个动态范围内的最大输出纹波电压、最大电感电流和最大输出短路释放能量。对单端反激变换器的本质安全特性进行了分析，得出输出本质安全型单端反激变换器的非爆炸判断方法，并通过安全火花试验装置对变换器进行爆炸性试验，验证了输出本安判据的正确性。得出输出本质安全型单端反激变换器的设计方法，以同时满足输出纹波电压和输出本安要求作为约束条件，得到了本质安全型单端反激变换器电感、电容参数的设计范围。给出了具体实例，并进行仿真和试验研究，仿真和实验结果验证了理论分析的正确性和设计方法的可行性。
上传时间： 2013-06-25
上传用户：水中浮云
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准，其优秀性使之成为过去十年应用最为广泛的标准，也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容，建立系统级设计方案，设计FPGA原型芯片，并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面： 1.完成解码系统的体系结构的设计，采用了自顶而下的设计方法，实现系统的功能单元的划分；根据其视频解码的特点，确定解码器的控制方式；把视频数据分文帧内数据和帧间数据，实现两种数据的并行解码。 2.实现了具体模块的设计：根据本文研究的要求，在比特流格式器模块设计中提出了特有的解码方式；在可变长模块中的变长数据解码采用组合逻辑外加查找表的方式实现，大大减少了变长数据解码的时间；IQ、IDCT模块采用流水的设计方法，减少数据计算的时间：运动补偿模块，针对模块数据运算量大和访问帧存储器频繁的特点，采用四个插值单元同时处理，增加像素缓冲器，充分利用并行性结构等方法来加快运动补偿速度。 3.根据视频解码的参考软件，通过解码系统的仿真结果和软件结果的比较来验证模块的功能正确性。最后用FPGA开发板实现了解码系统的原型芯片验证，取得了良好的解码效果。 整个设计采用Verilog HDL语言描述，通过了现场可编程门阵列(FPGA)的原型验证，并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。经过实际视频码流测试，本文设计可以达到MPEG-2视频主类主级的实时解码的技术要求。
上传时间： 2013-07-27
上传用户：ice_qi
MP3音乐是目前最为流行的音乐格式，因其音质、复杂度与压缩比的完美折中，占据着广阔的市场，不仅在互联网上广为流传，而且在便携式设备领域深受人们喜爱。本文以MPEG-1的MP3音频解码器为研究对象，在实时性、面积等约束条件下，研究MP3解码电路的设计方法，实现FPGA原型芯片，研究MP3原型芯片的验证方法。 论文的主要贡献如下： (1)使用算法融合方法合并MP3解码过程的相关步骤，以减少缓冲区存储单元的容量和访存次数。如把重排序步骤融合到反量化模块，可以减少一半的读写RAM操作；把IMDCT模块内部的三个算法步骤融合在一起进行设计，可以省去存储中间计算结果的缓存区单元。 (2)反量化、立体声处理等模块中，采用流水线设计技术，设置寄存器把较长的组合逻辑路径隔开，提高了电路的性能和可靠性；使用连续访问公共缓存技术，合理规划各计算子模块的工作时序，将数据计算的时间隐藏在访存过程中；充分利用频率线的零值区特性，有效地减少数据计算量，加快了数据处理的速度。 (3)设计了MP3硬件解码器的FPGA原型芯片。采用Verilog HDL硬件描述语言设计RTL级电路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA开发板为平台，实现MP3解码器的FPGA原型芯片。MP3硬件解码器在Stratix II EP2S180器件内的资源利用率约为5％，其中组合逻辑查找表ALUT为7189个，寄存器共有4024个，系统频率可达69.6MHz，充分满足了MP3解码过程的实时性要求。实验结果表明，MP3音频解码FPGA原型芯片可正常播放声音，解码音质良好。
上传时间： 2013-07-01
上传用户：xymbian
视频监控一直是人们关注的应用技术热点之一，它以其直观、方便、信息内容丰富而被广泛用于在电视台、银行、商场等场合。在视频图像监控系统中，经常需要对多路视频信号进行实时监控，如果每一路视频信号都占用一个监视器屏幕，则会大大增加系统成本。视频图像画面分割器主要功能是完成多路视频信号合成一路在监视器显示，是视频监控系统的核心部分。 传统的基于分立数字逻辑电路甚至DSP芯片设计的画面分割器的体积较大且成本较高。为此，本文介绍了一种基于FPGA技术的视频图像画面分割器的设计与实现。 本文对视频图像画面分割技术进行了分析，完成了基于ITU-RBT.656视频数据格式的画面分割方法设计；系统采用Xilinx公司的FPGA作为核心控制器，设计了视频图像画面分割器的硬件电路，该电路在FPGA中，将数字电路集成在一起，电路结构简洁，具有较好的稳定性和灵活性；在硬件电路平台基础上，以四路视频图像分割为例，完成了I2C总线接口模块，异步FIFO模块，有效视频图像数据提取模块，图像存储控制模块和图像合成模块的设计，首先，由摄像头采集四路模拟视频信号，经视频解码芯片转换为数字视频图像信号后送入异步FIFO缓冲。然后，根据画面分割需要进行视频图像数据抽取，并将抽取的视频图像数据按照一定的规则存储到图像存储器。最后，按照数字视频图像的数据格式，将四路视频图像合成一路编码输出，实现了四路视频图像分割的功能。从而验证了电路设计和分割方法的正确性。 本文通过由FPGA实现多路视频图像的采集、存储和合成等逻辑控制功能，I2C总线对两片视频解码器进行动态配置等方法，实现四路视频图像的轮流采集、存储和图像的合成，提高了系统集成度，并可根据系统需要修改设计和进一步扩展功能，同时提高了系统的灵活性。
上传时间： 2013-04-24
上传用户：gundan
