虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

电源布线

  • 大功率逆变电源IGBT关断电压尖峰抑制分析

     分析了大功率逆变电源IGBT关断时产生电压尖峰的机理,并对影响电压尖峰的主要因素进行了分 析。通过应用叠层复合母排可以降低主电路母线的分布电感,设计合理的吸收电路能够改善开关器件的开关轨迹, 抑制尖峰电压,使开关器件运行在可靠的工作范围内。仿真结果验证了吸收电路的有效性。

    标签: IGBT 大功率 关断电压

    上传时间: 2013-05-25

    上传用户:pwcsoft

  • 数字地模拟地的布局原则及布线规则.pdf

    关于数字地和模拟地的布局原则和布线原则,

    标签: 数字地 布局 布线规则

    上传时间: 2013-07-27

    上传用户:WMC_geophy

  • FPGA自动布局布线算法

    微电子技术的发展,特别是可编程逻辑器件的产生加速了电子设计技术的发展,现代电子设计技术的核心日趋转向基于计算机的电子设计自动化技术,即EDA技术。EDA技术采用的自顶向下设计流程代替了原有的自下而上设计流程,缩短了集成电路的开发周期,节省了开发费用,促进了集成电路的发展。布局布线是计算机设计自动化的一个重要环节,也是计算机辅助设计的一个重要课题,其性能的好坏直接影响到电子设计自动化技术的可靠性。 本文首先介绍了布局布线前的背景知识,然后对学术上成熟的VPR布局布线工具所采用的算法进行了阐述,分别介绍用于布局的模拟退火算法和布线的A*迭代式迷宫搜索算法,最后重点研究了自动布线算法,并作出了以下改进;根据FPGA布线算法的需要对双向启发式搜索算法进行了相应的理论分析及改进;基于VPR实现了网线递增排序方法,并与网线递减排序进行了比较;在原有的时序驱动布线启发式函数中引入了面积约束条件以节约FPGA布线的面积。 通过对测试数据的分析比较,发现:引入双向启发式搜索算法能大大增加布线拆线的速度;递增有序比递减有序布线减少了运行时间;时序驱动布线算法中引入面积约束后,大大减少了布线面积。

    标签: FPGA 自动布局 布线算法

    上传时间: 2013-07-17

    上传用户:yxgi5

  • 基于UC3842反激式开关电源的设计

    开关电源是利用现代电力电子技术,控制开关晶体管开通和关断的时间比率,维持稳定输出电压的一种电源,一般由PWM(脉冲宽度调制)控制IC和 MOSFET构成。本文利用开关电源芯片UC3842设计制作一款新颖的单端反激式、宽电压输入范围、12V8A固定电压输出的96W 开关稳压电源,适用于需要较大电流的直流场合(如对汽车电瓶充电)。

    标签: 3842 UC 反激式开关电源

    上传时间: 2013-06-10

    上传用户:TF2015

  • 单电源运算放大器的设计考虑

    摘要:为了减小产品尺寸、降低成本、延长电池寿命、提高电池供电系统的性能,热计人员加快了低电压、单电源系统的开发、应用趋势。这种趋势对消费者是有益的,但却使得为特定应用选择合适的运算放大器变得复杂。

    标签: 单电源 运算放大器

    上传时间: 2013-07-24

    上传用户:sevenbestfei

  • 电磁兼容和印刷电路板-理论设计和布线.part2

    经典书籍-电磁兼容和印刷电路板-理论设计和布线 电磁兼容和印刷电路板-理论设计和布线

    标签: part 电磁兼容 印刷电路板 布线

    上传时间: 2013-07-19

    上传用户:damozhi

  • 开关电源变换器小信号建模

    开关电源变换器ridley的博士论文,很经典

    标签: 开关电源 变换器 小信号建模

    上传时间: 2013-04-24

    上传用户:afeiafei309

  • 3000VA UPS电源电路图 -原理图

    3000VA UPS电源电路原理图

    标签: 3000 UPS VA 电源电路图

    上传时间: 2013-06-30

    上传用户:linlin

  • 开关电源的电磁兼容设计

    分析了开关电源电磁骚扰的机理,提出相应的抑制措施。讨论了电磁兼容设计中需要加以注意的问题。关键词:开关电源;电磁兼容;电磁骚扰;耦合通道Electromagnetic Compatib

    标签: 开关电源 电磁兼容设计

    上传时间: 2013-07-01

    上传用户:vendy

  • 动态可重构FPGA的布局布线算法研究

    可编程逻辑芯片特别是现场可编程门阵列(Field-Programmable Gate Array,FPGA)芯片的快速发展,使得新的芯片能够根据具体应用动态地调整结构以获得更好的性能,这类芯片称为动态可重构FPGA芯片(Dynamically ReconfigurableFPGA,DRFPGA)。然而,使用这类芯片构建的可重构系统在实际应用前还有许多问题需要解决。一个基本的问题就是动态可重构FPGA芯片中的可重构功能单元(Reconfigurable Functional Unit,RFU)的模块布局问题和模块间的布线问题。 本文从基本的FPGA芯片结构和CAD算法谈起,介绍了可重构计算的概念,建立了可重构计算系统模型和动态可重构FPGA芯片模型,在此模型上提出一个基于划分和时延驱动的在线布局算法,和一个基于Pathfinder协商拥塞算法的布线算法,来解决动态可重构FPGA芯片的布局和布线问题。由硬件描述语言(Hardware Description Language,HDL)描述的电路首先被划分成有限数目的层,然后将这些电路层布局到芯片的每一层,同时确保关键路径的时延最小。实验结果表明,布局算法与传统的布局算法(或者文献[37]中的算法)相比,在时延上平均减少27%,在线长上平均减少34%(或者11%),在运行时间上平均减少42%(或者97%)。布线算法与传统的布线算法相比,能够将线长降低26%,将水平通道宽度降低27%,显示出较高的性能。

    标签: FPGA 动态可重构 布局布线 算法研究

    上传时间: 2013-05-24

    上传用户:Neoemily