vhdl语言，实现数字钟的设计，用component实现
标签： vhdl 语言
上传时间： 2013-11-26
上传用户：黄华强
修改系统时间，在文本框内输入正确时间格式，系统时间就得到修改；可以改变成APPLET嵌入网页中。程序未加图片和动态钟的样子。
标签： 修改 系统时间
上传时间： 2015-08-22
上传用户：tianjinfan
这是我电子线路测试的作业，在FPGA板上实现数字钟，（Max2环境）采用VHDL语言编写，非常适合初学者。具备24小时计时，校时，低高音整点报时，定时和多重功能选择的功能。
标签： 电子线路 测试
上传时间： 2015-08-28
上传用户：c12228
目前基于单片微机的语音系统的应用越来越广泛，如电脑语音钟、语音型数字万用表、手机话费查询系统、排队机、监控系统语音报警以及公共汽车报站器等等。本文作者用Flash单片机AT89C2051和录放时间达60s的数码语音芯片ISD2560设计了一套智能语音录放系统，实现了语音的分段录取、组合回放，通过软件的修改还可以实现整段录取，循环播放，而且不必使用专门的ISD语音开发设备。
标签： 单片微机 语音系统
上传时间： 2013-12-07
上传用户：lizhizheng88
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括：基本功能——以数字形式显示时、分、秒的时间，小时计数器为同步24进制，可手动校时、校分；扩展功能——仿广播电台正点报时，任意时刻闹钟（选做），自动报整点时数（选做）；其它扩展功能——显示年月日（能处理大月小月，可手动任意设置年月日），秒表（包括开始、暂停和清零）。
标签： Cyclone Verilog Altera 144C
上传时间： 2015-09-27
上传用户：1051290259
关于Logistic回归统计算法的matlab实现，内容包括建模、输出变量预测和预测误差分析。数据来自UCI数据库中的Ionosphere database，有351个统计实例，输出变量是二分类变量，代表电波从电离层反射的好坏情况，共有32个特征值。(压缩包中包含已经处理好的数据)
标签： Logistic matlab 回归 计算
上传时间： 2015-10-27
上传用户：dragonhaixm
EDA课程设计报告，报告是关于数字钟的设计，报告格式正确，讲解详细，是做EDA报告的必备参考。
标签： EDA 报告
上传时间： 2013-11-29
上传用户：R50974
日历时钟DS12887控制实验 实验步骤 （1）连CZ1→CZ7，/IRQ(MC3)→P3.2。 （2）运行程序CLOCK.ASM，主机提示"SE——"等待键输入，①如按F0/EX，则读取显示当前已设置的日历钟。②如按数字键、再按SCAL键，则重新设置日历，例如设置日历为2002年02月22日，只需输入02 02 22即可，20为固定设置，不需输入。
标签： 12887 CZ1 CZ7 DS
上传时间： 2014-01-16
上传用户：sqq
这是一种求解微分方程的高精度数值方法，对解决很多非线性问题有很大优势，由钟万勰院士首创
标签： 微分方程 高精度 数值
上传时间： 2014-01-14
上传用户：stella2015
利用DSP实现各种信号，指数，钟形，采样等，有实际应用价值
标签： DSP 信号
上传时间： 2015-12-29
上传用户：pompey
