随着经济的发展，生活水平的逐步提高，购置房屋和车辆的人越来越多，但安全问题也给人们带来巨大的经济损失。与此同时，相应的安全防盗系统也应运而生。目前市场上，低端的方案是利用单片机和通讯单元相结合构成系统。这种系统虽然价格便宜，实现起来也相对简单，但是功能不够完善，不能实现正真的影、音、像图文全方位监控。而高端的方案则使用专用集成电路，虽然功能强大，但是价格昂贵，并且对于新的接口标准存在兼容性问题，而且也不易升级。 基于FPGA的安全监控系统，是FPGA和通讯单元相结合的产物。其核心FPGA可多次配置，灵活性强，在性能和价格中找到一个很好的平衡。其易于维护和升级，以满足市场上不断推陈出的新的接口标准。 整个系统将是对视频图像处理、图像加密技术、传感器、PIC总线通讯等诸多技术的整合。而本文将侧重于论述该系统中视频图像处理、控制接口和视频传送部分的内容。全文分为五个章节，第一章简要介绍了视频信号处理的原理和结构，对一些专业术语进行介绍，并展示了通用的视频处理过程。第二章针对监控系统的案例，对视频信号处理模块的解决方案进行论述，将实际的视频信号处理划分为转换、计算和传送三个子模块，并且分别进行功能介绍。第三章着重介绍视频转换和视频计算两大模块，对相应的接口配置和模块主要代码实现作了深入分析。第四章将论述视频处理中的重要课题：数字图像的压缩技术，并对相应的重要模块和关键步骤作实际建模分析。第五章将探讨视频传送的相关技术，介绍传统的Camera-Link标准和最新的千兆以太网传送标准，对可行性应用进行了比较。
上传时间： 2013-04-24
上传用户：hebmuljb
采用以PC 550 型工业控制计算机为核心的卫星地面站计算机监控系统,可以通过卫星传送系统,对各卫星地面站设备的运行情况进行远程监控,提高了管理和控制的自动化程度。关键词:工业控制计算
上传时间： 2013-04-24
上传用户：水瓶kmoon5
图像采集系统是数字图像信号处理过程中不可缺少的重要部分，它将前端相机所捕获的模拟信号转化为数字信号，或者直接从数字相机中获取数字信号，然后通过高速的计算机总线传回计算机，凭借计算机的强大的运算、数据存储与处理等操作能力，可以方便快捷地对信号进行分析处理，具有人机友好、功能灵活、可移植性强等优点。随着对数据传送速度要求的提高，PCI总线以其高的数据传输率，即插即用，低功耗等众多优点，得到广泛的应用。本文针对PCI总线接口电路使用的广泛性，介绍了PLX公司桥接芯片PCI9054主模式的工作原理和中断机制，采用可编程逻辑器件FPGA实现与PCI9054的本地接口的信号转换，给出了逻辑实现方案和仿真图。本文针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。在文章的软件设计部分介绍了WinDriver驱动开发工具，利用WinDriver工具，在WindowsXP系统下实现设备的驱动程序开发，完成主模式数据传输和设备中断的功能。
上传时间： 2013-06-03
上传用户：com1com2
随着现代计算机技术、微电子技术的进一步结合和发展，可编程逻辑技术已成为当前电子设计领域中最具活力和发展前途的技术。通过采用FPGA/EDA技术，对通信卡的PCI接口、E1接口、外部逻辑电路进行集成，并利用目前通用计算机强大的数字信息处理能力，可大大简化CTI硬件的设计，降低制造成本，提高系统可靠性。 据此，本论文提出了基于FPGA/EDA技术的PCI-E1接口设计方法，文中对PCI总线接口、E1接口及两接口的互连等相关技术进行了深入分析，对各功能模块和系统进行了VHDL建模与仿真。 同时，论文还介绍了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平台的设计原理和基于DriverWorks的WDM驱动程序的设计方法。 本论文涉及的软件、硬件系统已经开发、调试完成。测试结果表明：1、论文所研究的PCI接口(主/从设备)在进行配置读/写、I/O读写、存储器读写及总线的猝发数据传送等操作中，各项性能符合PCI2.3规范的要求。 2、论文所研究的E1接口支持成帧和不成帧两种传输方式：在成帧模式下，信息的有效传送速率为31×64Kbit/s；在不成帧的模式下，信息的有效传送速率为2.048Mbit/s。E1输出口各项参数符合CCITT相关规范要求。 3、论文所研究的PCI-E1接口在与现网设备、模块的对接测试中，性能稳定。基于本论文的产品已经正式发布。国内部分厂家已对该产品进行了多方面的综合测试，并计划将其应用到实际的生产和研究中。 本论文对于CTI硬件的设计是一项尝试和革新。测试和应用证明该方法行之有效，符合设计目标，具有较广阔的应用前景。
上传时间： 2013-04-24
上传用户：lixinxiang
随着微电子技术和计算机技术的迅猛发展，尤其是现场可编程器件的出现，为满足实时处理系统的要求，诞生了一种新颖灵活的技术——可重构技术。它采用实时电路重构技术，在运行时根据需要，动态改变系统的电路结构，从而使系统既有硬件优化所能达到的高速度和高效率，又能像软件那样灵活可变，易于升级，从而形成可重构系统。可重构系统的关键在于电路结构可以动态改变，这就需要有合适的可编程逻辑器件作为系统的核心部件来实现这一功能。 论文利用可重构技术和“FD-ARM7TDMLCSOC”实验板的可编程资源实现了一个8位微程序控制的“实验CPU”，将“实验CPU”与实验板上的ARMCPU构成双内核CPU系统，并对双内核CPU系统的工作方式和体系结构进行了初步研究。 首先，文章研究了8位微程序控制CPU的开发实现。通过设计实验CPU的系统逻辑图，来确定该CPU的指令系统，并给出指令的执行流程以及指令编码。“实验CPU”采用的是微程序控制器的方式来进行控制，因此进行了微程序控制器的设计，即微指令编码的设计和微程序编码的设计。为利用可编程资源实现该“实验CPU”，需对“实验CPU”进行VHDL描述。 其次，文章进行了“实验CPU”综合下载与开发。文章中使用“Synplicity733”作为综合工具和“Fastchip3.0”作为开发工具。将“实验CPU”的VHDL描述进行综合以及下载，与实验箱上的ARMCPU构成双内核CPU，实现了基于可重构技术的双内核CPU的系统。根据实验板的具体环境，文章对双内核CPU系统存在的关键问题，如“实验CPU”的内存读写问题、微程序控制器的实现，以及“实验CPU'’框架等进行了改进，并通过在开发工具中添加控制模块和驱动程序来实现系统工作方式的控制。 最后，文章对双核CPU系统进行了功能分析。经分析，该系统中两个CPU内核均可正常运行指令、执行任务。利用实验板上的ARMCPU监视用“实验CPU”的工作情况，如模拟“实验CPU”的内存，实现机器码运行，通过串行口发送的指令来完成单步运行、连续运行、停止、“实验CPU"指令文件传送、“实验CPU"内存修改、内存察看等工作，所有结果可显示在超级终端上。该系统通过利用ARMCPU来监控可重构CPU，研究双核CPU之间的通信，尝试新的体系结构。
上传时间： 2013-04-24
上传用户：royzhangsz
随着数字技术的高速发展，越来越多的针对数字视频压缩、传送、显示等的设备涌入市场。要从这些良莠不齐的产品中挑选出令人满意的商品，一套良好的数字视频测试设备就必不可少。然而，现阶段大多数数字视频信号源都存在不同的缺点，如测试图像种类太少、没有动态测试源、缺乏专用测试信号等。为有效克服这些缺陷，作者设计并开发了一套基于FPGA的数字视频信号发生器。整个系统包括硬件平台和图像格式转换软件两大部分。硬件平台本身即为独立的信号发生器，可以生成多种测试图像。配备了图像格式转换软件，就可以实现硬件平台从PC机接收各种静态测试图像、动态测试序列，不断更新测试图像库。整个系统具有良好的硬件体系结构、便捷的输入接口，稳定的信号输出，同时操作灵活、方便，易于升级更新。 在系统的开发过程中，使用了多种硬件、软件开发工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。由于软硬件调试均由同一人完成，因此整个系统具备良好的统一性和兼容性。 另外，作者还研究并设计了一种针对H.264编解码器压缩损伤的测试信号。评估一个编码器的性能可采用主观评价或客观评价两种方法。其中主观评价最为直接、有效。本文在依托主观评价方法的基础上，结合客观参数的指导性，研究并设计一种通过人眼就可以方便的观测到实际存在的压缩损伤的测试信号，以达到直接对编解码器性能进行比较的目的。
上传时间： 2013-07-19
上传用户：cxl274287265
随着现代互联网规模的不断扩大，网络数据流量迅速增长，传统的路由器已经无法满足网络的交换和路由需求。当前，新一代路由器普遍利用了交换式路由技术，通过使用交换背板以充分利用公共通信链路，有效的提高了链路的利用率，并使各通信节点的并行通信成为可能。硬件系统设计中结合了专用网络处理器，可编程器件各自的特点，采用了基于ASIC，FPGA，CPLD硬件结构模块化的设计方法。基于ASIC技术体系的GSR的出现，使得路由器的性能大大提高。但是，这种路由器主要满足数据业务(文字，图象)的传送要求，不能解决全业务(语音，数据，视频)数据传送的需要。随着网络规模的扩大，矛盾越来越突出，而基于网络处理器技术的新一代路由器，从理论上提出了解决GSR所存在问题的解决方案。 基于网络路由器技术实现的路由器，采用交换FPGA芯片硬件实现的方式，对路由器内部各种单播、多播数据包进行路由转发，实现网络路由器与外部数据收发芯片的数据通信。本文主要针对路由器内部交换FPGA芯片数据转发流程的特点，分析研究了传统交换FPGA所采用的交换算法，针对简单FIFO算法所产生的线头阻塞现象，结合虚拟输出队列(VOQ)机制及队列仲裁算法(RRM)的特点，并根据实际设计中各外围接口芯片，给出了一种消除数据转发过程中出现的线头阻塞的iSLIP改进算法。针对实际网络单播、多播数据包在数据转发处理过程的不同，给出了实际的解决方案。并对FPGA外部SSRAM包缓存带宽的利用，数据转发的包乱序现象及FPGA内部环回数据包的处理流程作了分析并提出了解决方案，有效的提高了路由器数据交换性能。 根据设计方案所采用的算法的实现方式，结合FPGA内部部分关键模块的功能特点及性能要求，给出了交换FPGA内部可用BlockRam资源合理的分配方案及部分模块的设计实现，满足了实际的设计要求。所有处理模块均在xilinx公司的FPGA芯片中实现。
上传时间： 2013-04-24
上传用户：牛布牛
温度是生活中最基本的环境参数。温度的监测与控制，对于生物生存生长，工业生产发展都有着非同一般的意义。温度传感器的应用涉及机械制造、工业过程控制、汽车电子产品、消费电子产品和专用设备等各个领域。传统的常用温度传感器有热电偶、电阻温度计RTD和NTC热敏电阻等。但信号调理，模数转换及恒温器等功能全都会增加成本。现代集成温度传感器通常包含这些功能，并以其低廉的价格迅速地占据了市场。Dallas Semiconductor公司推出的数字式温度传感器DS1820采用数字化一线总线技术具有许多优异特性。其一，它将控制线、地址线、数据线合为一根导线，允许在同一根导线上挂接多个控制对象，形成多点一线总线测控系统。布线施工方便，成本低廉。其二，线路上传送的是数字信号，所受干扰和损耗小，性能好。本课题旨在分析和设计基于数字化一线总线技术的温度测控系统。本系统采用FPGA实现一个温度采集控制器，用于传感器和上位机的连接，并采用Microsoft公司的Visual C++作为开发平台，运用MSComm控件进行串口通信，进行命令的发送和接收。
上传时间： 2013-07-29
上传用户：BOBOniu
JPEG是联合图像专家组(Joint Picture Expert Group)的英文缩写，是国际标准化组织(ISO)和CCITT联合制定的静态图像压缩编码标准。JPEG的基于DCT变换有损压缩具有高压缩比特点，被广泛应用在数据量极大的多媒体以及带宽资源宝贵的网络程序中。 动态图像的JPEG编解码处理要求图像恢复质量高、实时性强，本课题就是针对这两个方面的要求展开的研究。该系统由图像编码服务器端和图像解码客户端组成。其中，服务器端实时采集摄像头传送的动态图像，进行JPEG编码，通过网络传送码流到客户端；客户端接收码流，经过JPEG解码，恢复出原始图像送VGA显示。设计结果完全达到了实时性的要求。 本文从系统实现的角度出发，首先分析了系统开发平台，介绍FPGA的结构特点以及它的设计流程和指导原则；然后从JPEG图像压缩技术发展的历程出发，分析JPEG标准实现高压缩比高质量图像处理的原理；针对FPGA在算法实现上的特点，以及JPEG算法处理的原理，按照编码和解码顺序，研究设计了基于改进的DA算法的FDCT和IDCT变换，以及按发生频率进行优化的霍夫曼查找表结构，并且从系统整体上对JPEG编解码进行简化，以提高系统的处理性能。最后，通过分析Nios嵌入式微处理器可定制特性，根据SOPC Builder中Avalon总线的要求，把图像采集，JPEG图像压缩和网络传输转变成用户自定义模块，在SOPC Builder下把用户自定义模块添加到系统中，由Nios嵌入式软核的控制下运行，在FPGA芯片上实现整个JPEG实时图像编解码系统(soc)。 在FPGA上实现硬件模块化的JPEG算法，具有造价低功耗低，性能稳定，图像恢复后质量高等优点，适用于精度要求高且需要对图像进行逐帧处理的远程微小目标识别和跟踪系统中以及广电系统中前期的非线性编辑工作以及数字电影的动画特技制作，对降低成本和提高图像处理速度两方面都有非常重大的现实意义。通过在FPGA上实现JPEG编解码，进一步探索FPGA在数字图像处理上的优势所在，深入了解进行此类硬件模块设计的技术特点，是本课题的重要学术意义所在。
上传时间： 2013-04-24
上传用户：shangdafreya
随着计算机技术的突飞猛进以及移动通讯技术在日常生活中的不断深入，数据采集不断地向多路、高速、智能化的方向发展。本文针对此需求，实现了一种应用FPGA的多路、高速的数据采集系统，从而为测量仪器提供良好的采集数据。 本文设计了一种基于AD+FPGA+DSP的多路数据采集处理系统，针对此系统设计了基于AD9446的模数转换采集板，再将模数转换采集板的数据传送至基于FPGA的采集控制模块进行数据的压缩以及缓冲存储，最后由DSP调入数据进行数据的处理。本文的设计主要分为两部分，一部分为模数转换采集板的设计与调试，另一部分为采集控制模块的设计与仿真。 经设计与调试，模数转换模块可为系统提供稳定可靠的数据，能稳定工作在百兆的频率下；采集控制模块能实时地完成数据压缩与数据缓冲，并能通过时钟管理模块来控制前端AD的采样，该模块也能稳定工作在百兆的频率下。该系统为多路、高速的数据采集系统，并能稳定工作，从而能满足电子测量仪器的要求。
上传时间： 2013-05-24
上传用户：chuckbassboy
