用vhdl语言实现的中值滤波,硬件需要DE2板
上传时间： 2016-08-26
上传用户：youlongjian0
用VHDL语言实现QPSK调制功能和解调功能,
上传时间： 2016-08-26
上传用户：xieguodong1234
该代码是用来实现一些数字的基本运算，主要有家法，减法，乘法以及除法，包括取整合去余
上传时间： 2016-08-27
上传用户：qilin
这是一段用VHDL语言编写的程序 用FPGA实现模糊控制器
上传时间： 2016-08-28
上传用户：nairui21
用FPGA实现的模糊控制器 部分用VHDL编写的源程序
上传时间： 2016-08-29
上传用户：stella2015
用FPGA实现模糊控制器 部分用VHDL语言编写的源程序
上传时间： 2013-12-17
上传用户：haoxiyizhong
这是一个用VHDL语言实现了DES加密功能的程序，由于DES加密的模式，解密时需把密要倒置
上传时间： 2013-12-04
上传用户：hebmuljb
一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S，用三位数码管显示。 （1） 倒计时：通过小键盘可以实现设定计时时间（以秒为单位，最大计时时间为99.9秒）。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后，自动停止倒计时，同时响铃。 （2） 顺计时：初始值为00.0S，通过键盘实现开始计时和结束计时功能。计时结束后，显示记录的时间。 （3） 用三个发光二极管正确显示以下状态：倒计时状态、顺计时状态、待机状态。 （4） 每当接收到有效按键时，蜂鸣器发出提示声。 顺计时在一次计时中可以记录三个不同的结束时间，并能通过按键显示三次所记录的时间。
上传时间： 2013-12-01
上传用户：zhangjinzj
在quartus软件下用VHDL语言实现DDS，可产生正弦，余弦，方波，三角波以及锯齿波。
上传时间： 2013-12-27
上传用户：WMC_geophy
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等
上传时间： 2016-09-06
上传用户：1583060504
