讯通公司开发的USB100 模块具有以下优点: (1) 完全集成化的USB 接口模块。 (2) 完全满足USB1. 1 要求。 (3) 无须用户编写驱动程序。 (4) 8 位单片机总线接口,对USB 接口的操作如同对外部 存储器操作一样方便。 (5) USB 模块内部多达384 字节的发送缓冲区和128 字节 的接受缓冲区,满足高速通信和单片机接口。 (6) 数据通信速率最高可达8Mbit/ s。 (7) 可靠性高,特别适合工业控制。
上传时间： 2013-11-27
上传用户：banyou
java rmi模版 服务器端用户端接口模版
上传时间： 2017-07-21
上传用户：从此走出阴霾
介绍使用ADAM5000的通信协议实现LabVIEW与ADAM5510通信,从而完成上位机对ADAM5510 实时监控的系统 给出了用户自己开发基于LabVIEW的接口板及驱动程序的方法
上传时间： 2014-01-12
上传用户：rocwangdp
这里要讨论的是JSP 环境下的安全管理问题, 将讨论恶意的用户输入伪装自身以及改变应用预定行为的各种方 法, 考虑如何检验输入合法性以及减少对信息和应用接口的不受欢迎的探测。
上传时间： 2017-08-11
上传用户：lhw888
有需求,网上找不到相关工具,所以自己写了个. 没有提供给用户自行定义线程数量的接口. 本程序不直接读取IO文件中的密码,而是将每个 要用到的密码文件映射到内存操作,所以同时最大 只支持32个线程,密码文件不宜过大,从性能上来 说越小越好,以免过多的造成内存碎片,降低机器 的性能.很抱歉,因为写它的时候我并没有打算去 写个内存池来优化它的内存操作.我仅仅是做个测 试而已,没有考虑会利用它来做些什么. ps: 本程序仅仅做为技术的交流、共享.如果非法使用 本程序说造成的后果,本人不在这方面承担任何责任. 下载了本程序表示已经认同以上条款!谢谢.
上传时间： 2014-01-05
上传用户：asdfasdfd
GSM即全球移动通信系统该系统是一种通信双方或至少一方是处于移动中 进行信息交流的通信系统下面将对GSM的系统结构系统接口系统编号 方案系统协议及用户呼叫流程进行介绍
上传时间： 2017-09-03
上传用户：蠢蠢66
CC-Link主站模块和接口模块用户手册 关于FX系列PLC CC-Link 主 从张模块的使用说明，编程 及实例等
上传时间： 2016-09-23
上传用户：chyuea
SATA接口是新一代的硬盘串行接口标准，和以往的并行硬盘接口比较它具有支持热插拔、传输速率快、执行效率高的明显优势。SATA2．0是SATA的第二代标准，它规定在数据线上使用LVDS NRZ串行数据流传输数据，速率可达3Gb/s。另外，SATA2．0还具有支持NCQ（本地命令队列）、端口复用器、交错启动等一系列技术特征。正是由于以上的种种技术优点，SATA硬盘业已被广泛的使用于各种企业级和个人用户。 硬盘作为主要的信息载体之一，其信息安全问题尤其引起人们的关注。由于在加密时需要实时处理大量的数据，所以对硬盘数据的加密主要使用带有密钥的硬件加密的方式。因此将硬盘加密和SATA接口结合起来进行设计和研究，完成基于SATA2．0接口的加解密芯片系统设计具有重要的使用价值和研究价值。 本论文首先介绍了SATA2．0的总线协议，其协议体系结构包括物理层、链路层、传输层和命令层，并对系统设计中各个层次中涉及的关键问题进行了阐述。其次，本论文对ATA协议和命令进行了详细的解释和分析，并针对设计中涉及的命令和对其做出的修改进行了说明。接着，本论文对SATA2．0加解密控制芯片的系统设计进行了讲解，包括硬件平台搭建和器件选型、模块和功能划分、系统工作原理等，剖析了系统设计中的难点问题并给出解决问题的方法。然后，对系统数据通路的各个模块的设计和实现进行详尽的阐述，并给出各个模块的验证结果。最后，本文简要的介绍了验证平台搭建和测试环境、测试方法等问题，并分析测试结果。 本SATA2．0硬盘加解密接口电路在Xilinx公司的Virtex5 XC5VLX50T FPGA上进行测试，目前工作正常，性能良好，已经达到项目性能指标要求。本论文在SATA加解密控制芯片设计与实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：JIUSHICHEN
现代社会信息量爆炸式增长，由于网络、多媒体等新技术的发展，用户对带宽和速度的需求快速增加。并行传输技术由于时钟抖动和偏移，以及PCB布线的困难，使得传输速率的进一步提升面临设计的极限；而高速串行通信技术凭借其带宽大、抗干扰性强和接口简单等优势，正迅速取代传统的并行技术，成为业界的主流。 本论文针对目前比较流行并且有很大发展潜力的两种高速串行接口电路——高速链路口和Rocket I/O进行研究，并以Xilinx公司最新款的Virtex-5 FPGA为研究平台进行仿真设计。本论文的主要工作是以某低成本相控阵雷达信号处理机为设计平台，在其中的一块信号处理板上，进行了基于LVDS(Low VoltageDifferential Signal)技术的高速LinkPort(链路口)设计和基于CML(Current ModeLogic)技术的Rocket I/O高速串行接口设计。首先在FPGA的软件中进行程序设计和功能、时序的仿真，当仿真验证通过之后，重点是在硬件平台上进行调试。硬件调试验证的方法是将DSP TS201的链路口功能与在FPGA中的模拟高速链路口相连接，进行数据的互相传送，接收和发送的数据相同，证明了高速链路口设计的正确性。并且在硬件调试时对Rocket IO GTP收发器进行回环设计，经过回环之后接收到的数据与发送的数据相同，证明了Rocket I/O高速串行接口设计的正确性。
上传时间： 2013-04-24
上传用户：恋天使569
国家863项目“飞行控制计算机系统FC通信卡研制”的任务是研究设计符合CPCI总线标准的FC通信卡。本课题是这个项目的进一步引伸，用于设计SCI串行通信接口，以实现环上多计算机系统间的高速串行通信。 本文以此项目为背景，对基于FPGA的SCI串行通信接口进行研究与实现。论文先概述SCI协议，接着对SCI串行通信接口的两个模块：SCI节点模型模块和CPCI总线接口模块的功能和实现进行了详细的论述。 SCI节模型包含Aurora收发模块、中断进程、旁路FIFO、接受和发送存储器、地址解码、MUX。在SCI节点模型的实现上，利用FPGA内嵌的RocketIO高速串行收发器实现主机之间的高速串行通信，并利用Aurora IP核实现了Aurora链路层协议；设计一个同步FIFO实现旁路FIFO；利用FPGA上的块RAM实现发送和接收存储器；中断进程、地址解码和多路复合分别在控制逻辑中实现。 CPCI总线接口包括PCI核、PCI核的配置模块以及用户逻辑三个部分。本课题中，采用FPGA+PCI软核的方法来实现CPCI总线接口。PCI核作为PCI总线与用户逻辑之间的桥梁：PCI核的配置模块负责对PCI核进行配置，得到用户需要的PCI核；用户逻辑模块负责实现整个通信接口具体的内部逻辑功能；并引入中断机制来提高SCI通信接口与主机之间数据交换的速率。 设计选用硬件描述语言VerilogHDL和VHDL，在开发工具Xilinx ISE7.1中完成整个系统的设计、综合、布局布线，利用Modelsim进行功能及时序仿真，使用DriverWorks为SCI串行通信接口编写WinXP下的驱动程序，用VC++6.0编写相应的测试应用程序。最后，将FPGA设计下载到FC通信卡中运行，并利用ISE内嵌的ChipScope Pro虚拟逻辑分析仪对设计进行验证，运行结果正常。 文章最后分析传输性能上的原因，指出工作中的不足之处和需要进一步完善的地方。
上传时间： 2013-04-24
上传用户：竺羽翎2222
