Abstract循序电路第一个应用是拿来做计数器((笔记) 如何设计计数器? (SOC) (Verilog) (MegaCore))，有了计数器的基础后，就可以拿计数器来设计除频器，最后希望能做出能除N的万用除频器。
标签： Abstract MegaCore Verilog SOC
上传时间： 2014-08-06
上传用户：牛津鞋
这个程序是实现人工智能中的A*算法，照着书上的算法做的。Queue类是自己写的一个队列类，用来实现open表和closed表。原来用Vector做的，但后来发现Vector中保存的只是引用，生成子状态后表中的状态也跟着变了，只好自己实现一个队列类。
上传时间： 2017-09-02
上传用户：xinzhch
二叉树的遍历操作，树结构用二叉链表存储，遍历时采用递归先序 中序 后序，层次遍历和非递归先序 中序 后序遍历
上传时间： 2017-09-07
上传用户：h886166
刚刚看了下最近的搜索，发现有人在站里搜索“51的莫尔斯码通信”，但搜索结果是0，刚好本人在大学二年级时做的一个51单片机与PC的摩尔斯码通信实验，但觉得太简单不敢贴在网上是人，既然有需要，我就贴上来献丑 源码已经编译可行，原理图奉上，由于当年我没做PCB，只是在万用板上实验，所以对不住各位了 由于是很久以前的东西，当时初学单片机，很多不足之处请各位高手海涵 还想补充一句：本站的上传文件的文件名太BUG，我要改好几次，改的我自己都不知道名字的意思，晕！！
标签： 搜索
上传时间： 2014-06-20
上传用户：66666
单链表的查找、插入与删除。 设计算法，实现线性结构上的单链表的产生以及元素的查找、插入与删除。具体实现要求： 1. 从键盘输入20个整数，产生不带表头的单链表，并输入结点值。 2. 从键盘输入1个整数，在单链表中查找该结点的位置。若找到，则显示“找到了”；否则，则显示“找不到”。 3. 从键盘输入2个整数，一个表示欲插入的位置i，另一个表示欲插入的数值x，将x插入在对应位置上，输出单链表所有结点值，观察输出结果。 4. 从键盘输入1个整数，表示欲删除结点的位置，输出单链表所有结点值，观察输出结果。 5. 将单链表中值重复的结点删除，使所得的结果表中个结点值均不相同，输出单链表所有结点值，观察输出结果。 6. 删除其中所有数据值为偶数的结点，输出单链表所有结点值，观察输出结果。 7. 把单链表变成带表头结点的循环链表，输出循环单链表所有结点值，观察输出结果。 8. （★）将单链表分解成两个单链表A和B，使A链表中含有原链表中序号为奇数的元素，而B链表中含有原链表中序号为偶数的元素，且保持原来的相对顺序，分别输出单链表A和单链表B的所有结点值，观察输出结果。
标签： C++
上传时间： 2015-12-21
上传用户：bdyangfan
技术维修l类资料。技术维修l类资料技术维修l类资料技术维修l类资料技术维修l类资料
上传时间： 2018-10-28
上传用户：喜洋洋2018
产品型号：VK2C21A/B/C/D 产品品牌：永嘉微电/VINKA 封装形式：SOP28/24/20/16 产品年份：新年份 联系人：陈先生 联系手机：188& 2466& 2436 （加V） 企鹅号：361& 888& 5898 E-mail：crh_chip@163.com 原厂直销，工程服务，技术支持，价格最具优势！ VK2C21A/B/C/D概述： VK2C21是一个点阵式存储映射的LCD驱动器，可支持最大80点（20SEGx4COM）或者最大128点（16SEGx8COM）的LCD屏。单片机可通过I2C接口配置显示参数和读写显示数据，也可通过指令进入省电模式。其高抗干扰，低功耗的特性适用于水电气表以及工控仪表类产品。 特点： ★ 工作电压 2.4-5.5V ★ 内置32 kHz RC振荡器 ★ 偏置电压（BIAS）可配置为1/3、1/4 ★ COM周期（DUTY）可配置为1/4、1/8 ★ 内置显示RAM为20x4位、16x8位 ★ 帧频可配置为80Hz、160Hz ★ 省电模式（通过关显示和关振荡器进入）��� ★ I2C通信接口 ★ 显示模式20x4、16x8 ★ 3种显示整体闪烁频率 ★ 软件配置LCD显示参数 ★ 读写显示数据地址自动加1 ★ VLCD脚提供LCD驱动电压源（<VDD） ★ 内置16级LCD驱动电压调整电路 ★ 内置上电复位电路(POR) ★ 低功耗、高抗干扰 ★ 此篇产品叙述为功能简介，如需要完整产品PDF资料可以联系陈先生索取！
标签： VK2 2C VK VK2C LCD C21 C22 C23 C24 21
上传时间： 2021-12-02
上传用户：15218646864
随着计算机技术和通信技术的迅速发展，数字视频在信息社会中发挥着越来越重要的作用，视频传输系统已经被广泛应用于交通管理、工业监控、广播电视、银行、商场等多个领域。同时，FPGA单片规模的不断扩大，在FPGA芯片内部实现复杂的数字信号处理系统也成为现实，因此采用FPGA实现视频压缩和传输已成为一种最佳选择。 本文将视频压缩技术和光纤传输技术相结合，设计了一种基于无损压缩算法的多路数字视频光纤传输系统，系统利用时分复用和无损压缩技术，采用串行数字视频传输的方式，可在一根光纤中同时传输8路以上视频信号。系统在总体设计时，确定了基于FPGA的设计方案，采用ADI公司的AD9280和AD9708芯片实现A/D转换和D/A转换，在FPGA里实现系统的时分复用/解复用、视频数据压缩/解压缩和线路码编解码，利用光收发一体模块实现电光转换和光电转换。视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2和Modelsim仿真环境下对FPGA模块进行了功能仿真和时序仿真，并在Spartan-3E开发板和视频扩展板上完成了系统的硬件调试与验证工作，实验证明，系统工作稳定，图像清晰，实时传输效果好，可用于交通、安防、工业监控等多个领域。 本文将视频压缩和线路码编解码在FPGA里实现，利用FPGA的并行处理优势，大大提高了系统的处理速度，使系统具有集成度高、灵活性强、调试方便、抗干扰能力强、易于升级等特点。
上传时间： 2013-06-27
上传用户：几何公差
详细的设计电路图 很好用很好用很好用很好用很好用很好用很好用很好用很好用很好用很好用很好用很好用很好用
上传时间： 2013-05-16
上传用户：xingisme
随着计算机技术和通信技术的迅速发展，数字视频在信息社会中发挥着越来越重要的作用，视频传输系统已经被广泛应用于交通管理、工业监控、广播电视、银行、商场等多个领域。同时，FPGA单片规模的不断扩大，在FPGA芯片内部实现复杂的数字信号处理系统也成为现实，因此采用FPGA实现视频压缩和传输已成为一种最佳选择。 本文将视频压缩技术和光纤传输技术相结合，设计了一种基于无损压缩算法的多路数字视频光纤传输系统，系统利用时分复用和无损压缩技术，采用串行数字视频传输的方式，可在一根光纤中同时传输8路以上视频信号。系统在总体设计时，确定了基于FPGA的设计方案，采用ADI公司的AD9280和AD9708芯片实现A/D转换和D/A转换，在FPGA里实现系统的时分复用/解复用、视频数据压缩/解压缩和线路码编解码，利用光收发一体模块实现电光转换和光电转换。视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2和Modelsim仿真环境下对FPGA模块进行了功能仿真和时序仿真，并在Spartan-3E开发板和视频扩展板上完成了系统的硬件调试与验证工作，实验证明，系统工作稳定，图像清晰，实时传输效果好，可用于交通、安防、工业监控等多个领域。 本文将视频压缩和线路码编解码在FPGA里实现，利用FPGA的并行处理优势，大大提高了系统的处理速度，使系统具有集成度高、灵活性强、调试方便、抗干扰能力强、易于升级等特点。
上传时间： 2013-04-24
上传用户：gzming
