随着电力电子技术的迅速发展和推广应用,利用计算机仿真对电力电子电路进行分析和研究得到了日益广泛的重视。尽管目前一些仿真软件都有比较强大的功能,可以利用它们来完成某些电力电子装置的某些分析工作,但是由于器件模型的限制和电力电子装置负载的复杂性,使得这些软件并不能完成对于电力电子装置所要进行的所有分析要求,特别是当其被用于电力电子装置故障运行的仿真。针对上述问题,本论文在研究器件建模方法和装置仿真方法的基础上,运用C++语言开发了一个可专门用于电力电子装置仿真分析的程序。 本课题首先对于各种电力电子器件进行建模。在对各种元器件特性深入研究的基础上利用已知的电路原理和建模方法,抓住各具体电力电子器件的主要特征,建立其电路及逻辑仿真模型。由于本论文中研究的是电力电子装置作为一个整体的特性,所以在对器件电路模型的建模过程采用高层次的电路模型,即理想开关模型和双极性电阻模型。器件的逻辑模型则是通过皮特里网络来实现,根据仿真的目的可建立不同精细程度的逻辑模型。因为器件逻辑模型的建模过程中采取的逐步细化的原则与面向对象程序设计中自顶而下,逐步求精的思想不谋而合,所以在仿真程序中采用C++语言对所建立的器件模型进行描述。 针对电力电子装置的非线性,病态特性和其负载的复杂性,使用阶段仿真的思想进行程序设计。确定了仿真程序的总体结构,并实现了程序的模块化设计。利用通用的状态变化检测模块和兼容性检测模块在程序中确定电路结构发生变化的精确时刻,它们独立于具体的电路结构。状态方程模块和输出方程模块虽然与具体的电路结构相关,但是亦可将其设计为模块的形式,针对不同的电路结构仅需改变模块中对于状态方程和输出方程的描述。鉴于数值计算方法对于仿真结果的重要性,本论文中讨论了几种数值积分方法的特点及适用范围,并在程序用编写了几种常用的算法,以供用户选择。通过对于瓦格纳斩波器、三相全控整流桥和三相半控整流桥的仿真验证仿真程序的正确性和实用性。
上传时间: 2013-07-16
上传用户:bhqrd30
在数字通信中,采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段,并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下,卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构;而概率译码不仅基于码的代数结构,还利用了信道的统计特性,能充分发挥卷积码的特点,使译码错误概率达到很小。 卷积码译码器的设计是由高性能的复杂译码器开始的,对于概率译码最初的序列译码,随着译码约束长度的增加,其译码错误概率可达到非常小。后来慢慢地向低性能的简单译码器演化,对不太长的约束长度,维特比(Viterbi)算法是非常实用的。维特比算法是一种最大似然的译码方法。当编码约束度不太大(小于等于10)或者误码率要求不太高(约10-5)时,Viterbi译码算法效率很高,速度很快,译码器也较简单。 目前,卷积码在数传系统,尤其是在卫星通信、移动通信等领域已被广泛应用。 本论文对卷积码编码和Viterbi译码的设计原理及其FPGA实现方案进行了研究。同时,将交织和解交织技术应用于编码和解码的过程中。 首先,简要介绍了卷积码的基础知识和维特比译码算法的基本原理,并对硬判决译码和软判决译码方法进行了比较。其次,讨论了交织和解交织技术及其在纠错码中的应用。然后,介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ,包括数字系统的设计方法和设计规则。再有,对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。最后,在Quartus Ⅱ平台上对硬判决译码和软判决译码以及有无交织等不同情况进行了仿真,并根据仿真结果分析了维特比译码器的性能。 分析结果表明,系统的误码率达到了设计要求,从而验证了译码器设计的可靠性,所设计基于FPGA的并行Viterbi译码器适用于高速数据传输的场合。
上传时间: 2013-04-24
上传用户:tedo811
在数字通信中,采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段,并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下,卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构;而概率译码不仅基于码的代数结构,还利用了信道的统计特性,能充分发挥卷积码的特点,使译码错误概率达到很小。 卷积码译码器的设计是由高性能的复杂译码器开始的,对于概率译码最初的序列译码,随着译码约束长度的增加,其译码错误概率可达到非常小。后来慢慢地向低性能的简单译码器演化,对不太长的约束长度,维特比(Viterbi)算法是非常实用的。维特比算法是一种最大似然的译码方法。当编码约束度不太大(小于等于10)或者误码率要求不太高(约10-5)时,Viterbi译码算法效率很高,速度很快,译码器也较简单。 目前,卷积码在数传系统,尤其是在卫星通信、移动通信等领域已被广泛应用。 本论文对卷积码编码和Viterbi译码的设计原理及其FPGA实现方案进行了研究。同时,将交织和解交织技术应用于编码和解码的过程中。 首先,简要介绍了卷积码的基础知识和维特比译码算法的基本原理,并对硬判决译码和软判决译码方法进行了比较。其次,讨论了交织和解交织技术及其在纠错码中的应用。然后,介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ,包括数字系统的设计方法和设计规则。再有,对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。最后,在Quartus Ⅱ平台上对硬判决译码和软判决译码以及有无交织等不同情况进行了仿真,并根据仿真结果分析了维特比译码器的性能。 分析结果表明,系统的误码率达到了设计要求,从而验证了译码器设计的可靠性,所设计基于FPGA的并行Viterbi译码器适用于高速数据传输的场合。
上传时间: 2013-04-24
上传用户:zhenyushaw
由于其很强的纠错性能和适合硬件实现的编译码算法,卷积编码和软判决维特比译码目前已经广泛应用于卫星通信系统。然而随着航天事业的发展,卫星有效载荷种类的增多和分辨率的不断提高,信息量越来越大。如何在低信噪比的功率受限信道条件下提高传输速率成为目前亟待解决的问题。本论文结合在研项目,在编译码算法、编译码器的设计与实现、编译码器性能提高三个方面对卷积编码和维特比译码进行了深入研究,并进一步介绍了使用VHDL语言和原理图混合输入的方式,实现一种(7,3/4)增信删余方式的高速卷积编码器和维特比译码器的详细过程;然后将设计下载到XILINX的Virtex2 FPGA内部进行功能和时序确认,最终在整个数据传输系统中测试其性能。本文所实现的维特比译码器速率达160Mbps,远远高于目前国内此领域内的相关产品速率。 首先,论文具体介绍了卷积编码和维特比译码的算法,研究卷积码的各种参数(约束长度、生成多项式、码率以及增信删余等)对其译码性能的影响;针对项目需求,确定卷积编码器的约束长度、生成多项式格式、码率和相应的维特比译码器的回归长度。 其次,论文介绍了编解码器的软、硬件设计和调试一根据已知条件,使用VHDL语言和原理图混合输入的方式设计卷积编码和维特比译码的源代码和原理图,分别采用功能和电路级仿真,确定卷积编码和维特比译码分别需要占用的资源,考虑卷积编码器和维特比译码器的具体设计问题,包括编译码的基本结构,各个模块的功能及实现策略,编译码器的时序、逻辑综合等;根据软件仿真结果,分别确定卷积编码器和维特比译码器的接口、所需的FPGA器件选型和进行各自的印制板设计。利用卷积码本身的特点,结合FPGA内部结构,采用并行卷积编码和译码运算,设计出高速编译码器;对软、硬件分别进行验证和调试,并将验证后的软件下载到FPGA进行电路级调试。 最后,论文讨论了卷积编码和维特比译码的性能:利用已有的测试设备在整个数据传输系统中测试其性能(与没有采用纠错编码的数传系统进行比对);在信道中加入高斯白噪声,模拟高斯信道,进行误码率和信噪比测试。
上传时间: 2013-04-24
上传用户:mingaili888
适用于罗斯蒙特质量流量计1700或2700表头的组态操作
上传时间: 2013-04-24
上传用户:glitter
山特UPS-500不间断电源电路图,多款电路图
上传时间: 2013-04-24
上传用户:sardinescn
《你一生的故事》是特德·蒋最富盛名的科幻小说。
标签:
上传时间: 2013-06-04
上传用户:hmr0452
此文件是数字处理算法的一种,希尔伯特变换-Hilbert。曾在上课时编写该算法,反复调试成功。该算法在工程应用中很有用。算法用C语言编写,可直接用于C的开发环境中。省去了自己编写的调试过程。
上传时间: 2013-06-22
上传用户:三人用菜
力特USB转232驱动.可能你会用的着 windows xP 环境
上传时间: 2013-04-24
上传用户:1051290259
肖特基二极管SR520-SR5100
上传时间: 2013-11-04
上传用户:fdfadfs