随着多媒体技术的发展，数字图像处理已经成为众多应用系统的核心和基础。它的发展主要依赖于两个性质不同、自成体系但又紧密相关的研究领域：图像处理算法及其相应的电路实现。图像处理系统的硬件实现—般有三种方式：专用的图像处理器件集成芯片(Application Specific Integrated Circuit)、数字信号处理器(Digital Signal Process)和现场可编程门阵列(Field Programmable Gate Array)以及相关电路组成。它们可以实时高速完成各种图像处理算法。图像处理中，低层的图像预处理的数据量很大，要求处理速度快，但运算结果相对比较简单。相对于其他两种方式，基于FPGA的图像处理方式的系统更适合于图像的预处理。本文设计了—种基于FPGA的小波域图像去噪系统。首先，阐述了基于小波变换的图像去噪算法原理，重点讨论了小波邻域阈值(NeighShrink)去噪算法，并给出了该算法相应的Matlab 仿真；然后，为了改进邻域阈值去噪算法中对每个分解子带都采用相同邻域和阈值的缺点，本文提出了基于最小二乘支持向量机(LS-SVM)分类的邻域阈值去噪算法和以斯坦无偏估计 (SURE)为准则同时结合小波系数尺度间关系的邻域阈值去噪算法。经Matlab实验表明，相比于其他几种经典算法，本文提出的两种改进算法在滤除噪声的同时能更好地保护图像细节，并在较高噪声情况下能获得更高的峰值信噪比。在此基础上本文将提出的改进小波邻域阈值去噪算法进行了相应的简化，以满足低噪声处理要求且易于在FPGA上实现；最后，给出了基于 FPGA的小波邻域阈值去噪系统的总体结构和FPGA内部各功能模块的具体实现方案，包括二维离散小波变换模块、二维离散小波逆变换模块、SDRAM存储器控制模块、去噪计算模块和系统核心控制模块，并对各个系统模块和整体进行了仿真验证，结果表明本文设计的基于FPGA 的小波邻域阈值去噪系统能满足实际的图像处理要求，具有一定的理论和实际应用价值。关键词：图像处理系统，FPGA，图像去噪算法，小波变换
上传时间： 2013-05-16
上传用户：450976175
现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中，互连线资源是预先定制的，这些资源是由各种长度的可分割金属线，缓冲器和．MOS管实现的，所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积，一般都采用单个MOS晶体管来连接逻辑资源。MOS晶体管的导通电阻可以达到千欧量级，可分割金属线段的电阻相对于MOS管来说是可以忽略的，然而它和地之间的电容达到了0.1pf[1]。为了评估FPGA的性能，用HSPICE仿真模型虽可以获得非常精确的结果，但是基于此模型需要花费太多的时间。这在基于时序驱动的工艺映射和布局布线以及静态时序分析中都是不可行的。于是，非常迫切地需要一种快速而精确的模型。 FPGA中连接盒、开关盒都是由MOS管组成的。FPGA中的时延很大部分取决于互连，而MOS传输晶体管在互连中又占了很大的比重。所以对于MOS管的建模对FPGA时延估算有很大的影响意义。对于MOS管，Muhammad[15]采用导通电阻来代替MOS管，然后用。Elmore[3]时延和Rubinstein[4]时延模型估算互连时延。Elmore时延用电路的一阶矩来近似信号到达最大值50％时的时延，而Rubinstein也是通过计算电路的一阶矩估算时延的上下边界来估算电路的时延，然而他们都是用来计算RC互连时延。传输管是非线性器件，所以没有一个固定的电阻，这就造成了Elmore时延和Rubinstein时延模型的过于近似的估算，对整体评估FPGA的性能带来负面因素。 本论文提出快速而精确的现场可编程门阵列FPGA中的互连资源MOS传输管时延模型。首先从阶跃信号推导出适合50％时延的等效电阻模型，然后在斜坡输入的时候，给出斜坡输入时的时延模型，并且给出等效电容的计算方法。结果验证了我们精确的时延模型在时间上的开销少的性能。 在岛型FPGA中，单个传输管能够被用来作为互连线和互连线之间的连接，或者互连线和管脚之间的连接，如VPR把互连线和管脚作为布线资源，管脚只能单独作为输入或者输出管脚，以致于它们不是一个线网的起点就是线网的终点。而这恰恰忽略了管脚实际在物理上可以作为互连线来使用的情况(VPR认为dogleg现象本身对性能提高不多)。本论文通过对dogleg现象进行了探索，并验证了在使用SUBSET开关盒的情况下，dogleg能提高FPGA的布通率。
上传时间： 2013-07-24
上传用户：yezhihao
现场可编程门阵列(FPGA)能够减少电子系统的开发风险和开发成本，缩短上市时间，降低维护升级成本，故广泛地应用在电子系统中。最新的FPGA都采用了层次化的布线资源结构，与以前的结构发生了很大的变化。由于FPGA布线资源的固定性和有限性，因此需要开发适用于这种层次化的FPGA结构并提高布线资源有效利用率的布线算法。同时由于晶体管尺寸的不断减小，有必要在FPGA布线算法中考虑功耗和时序问题。 本论文所作的研究工作主要包括：提出一种基于Tile的FPGA结构描述方法，对FPGA功耗模型和时序模型进行了研究，实现了考虑FPGA功耗、布线资源利用率的布线算法。 在FPGA结构描述方面，本文在分析现代商用FPGA层次化结构及学术上对FPGA描述方法的基础上，提出一种基于Tile的FPGA结构描述。由于基本Tile的重复性，采用该方法可以简化FPGA结构的描述，同时由于该方法是以硬件结构为根据，为FPGA软硬件提供了简单而灵活的接口，该方法在原型系统中测试证明是正确的。 在FPGA功耗模型方面，本文研究了ASIC中关于电路功耗计算的基本方法，并将其应用到FPGA功耗分析中。在模型中的采用了混合的功耗模型，包括动态功耗模型和静态功耗模型。动态功耗的计算采用基于节点状态转换率的开关级动态功耗计算和逻辑块宏模型，静态功耗则采用基于公式计算的晶体管漏电功耗模型和逻辑块基于仿真的LUT/MUX表达式计算模型。这些功耗模型将运用到我们后面的功耗计算和基于功耗驱动的布线算法中。 在FPGA布线算法研究和实现方面，本文在介绍基本的搜索算法之后，介绍了将FPGA硬件结构转变为FPGA布线程序可识别的布线资源图的方法，并将基本的搜索算法运用的FPGA布线资源图上，实现FPGA的基于布通率的布线算法。在此基础上，借鉴了FPGA时序分析方法，将时序分析作为布线算法的一子模块，对基于时序的布线算法进行了研究；同时采用了FPGA功耗模型，在布线算法实现中考虑了动态功耗的问题。最后在布线算法中实现两种启发式策略以提高可布线资源有效利用率。
上传时间： 2013-04-24
上传用户：long14578
数字信号处理是信息科学中近几十年来发展最为迅速的学科之一.目前,数字信号处理广泛应用于通信、雷达、声纳、语音与图像处理等领域.而数字信号处理算法的硬件实现一般来讲有三种方式:用于通用目的的可编程DSP芯片;用于特定目的的固定功能DSP芯片组和ASIC;可以由用户编程的FPGA芯片.随着微电子技术的发展,采用现场可编程门阵列FPGA进行数字信号处理得到了飞速发展,FPGA正在越来越多地代替ASIC和PDSP用作前端数字信号处理的运算.该文主要探讨了基于FPGA数字信号处理的实现.首先详细阐述了数字信号处理的理论基础,重点讨论了离散傅立叶变换算法原理,由于快速傅立叶变换算法在实际中得到了广泛的应用,该文给出了基-2FFT算法原理、讨论了按时间抽取FFT算法的特点.该论文对硬件描述语言的描述方法和风格做了一定的探讨,介绍了硬件描述语言的开发环境MAXPLUSII.在此基础上,该论文详细阐述了数字集成系统的高层次设计方法,讨论了数字系统设计层次的划分和数字系统的自顶向下的设计方法,探讨了数字集成系统的系统级设计和寄存器传输级设计,描述了数字集成系统的高层次综合方法.最后该文描述了数字信号处理系统结构的实现方法,指出常见的高速、实时信号处理系统的四种结构;由于FFT算法在数字信号处理中占有重要的地位,所以该文提出了用FPGA实现FFT的一种设计思想,给出了总体实现框图;重点设计实现了FFT算法中的蝶形处理单元,采用了一种高效乘法器算法设计实现了蝶形处理单元中的旋转因子乘法器,从而提高了蝶形处理器的运算速度,降低了运算复杂度.
上传时间： 2013-05-23
上传用户：Divine
PCI（Peripheral Component Interconnect）局部总线是微型计算机中处理器、存储器与外围控制部件、扩展卡之间的互连接口，由于其速度快、可靠性高、成本低、兼容性好等特点，在各种计算机总线标准占有重要地位，基于PCI标准的接口设计已经成为相关项目开发中的一个重要的选择。 目前，现场可编程门阵列FPGA（Field Programmable Gates）得到了广泛应用。由于其具有规模大，开发过程投资小，可反复编程，且支持软硬件协同设计等特点，因此已逐步成为复杂数字硬件电路设计的首选。 PCI接口的开发有多种方法，主要有两种：一是使用专用接口芯片，二是使用可编程逻辑器件，如FPGA。本论文基于成本和实际需要的考虑，采用第二种方法进行设计。 本论文采用自上而下（Top-To-Down）和模块化的设计方法，使用FPGA和硬件描述语言（VHDL和Verilog HDL）设计了一个PCI接口核，并通过自行设计的试验板对其进行验证。为使设计准确可靠，在具体模块的设计中广泛采用流水线技术和状态机的方法。 论文最终设计完成了一个33M32位的PCI主从接口，并把它作为以NIOSⅡ为核心的SOPC片内外设，与通用计算机成功进行了通讯。 论文对PCI接口进行了功能仿真，仿真结果和PCI协议的要求一致，表明本论文设计正确。把设计下载进FPGA芯片EP2C8Q208C7之后，论文给出了使用SIGNALTAPⅡ观察到的信号实际波形，波形显示PCI接口能够满足本设计中系统的需要。本文最后还给出试验板的具体设计步骤及驱动程序的安装。
上传时间： 2013-07-28
上传用户：372825274
· 摘要： 为了实现视频图像的实时处理,采用基于DSP+FPGA的线性流水阵列结构,用现场可编程门阵列FPGA对采集的视频数字图像做预处理,并结合大规模可编程逻辑阵列CPLD进行逻辑控制,实现了视频图像的采集和目标提取的视频数字图像处理系统.介绍了该视频图像处理系统的硬件组成、工作原理和各种视频跟踪算法的应用.该系统与计算机联结,配以适当的图像处理软件和开发系统,即可形成一个通
上传时间： 2013-06-17
上传用户：dancnc
随着经济的发展，科学技术的进步，永磁电机的研发和控制技术都有了快速的发展。永磁电机的发展也带来了永磁电机控制器的发展，电机控制器已经由传统的模拟元件控制器，逐渐转向数模混合控制器、全数字控制器。基于现场可编程门阵列(FPGA——Field Programmable Gate Array)的新一代数字电机控制技术得到越来越多的关注。现在的FPGA不仅实现了软件需求和硬件设计的完美集合，还实现了高速与灵活性的完美结合，使其已超越了ASIC器件的性能和规模。在工业控制领域，FPGA虽然起步较晚，但是发展势头迅猛。 本文在介绍了传统无刷直流电机控制技术的基础上，分析了采用FPGA实现电机控制的优点。详细介绍了使用硬件编程语言，在FPGA中编程实现永磁无刷直流电机速度闭环控制的各个关键环节，如：PI调节器、数字PWM等等。在实现永磁无刷直流电机速度闭环控制的同时，将速度检测环节采用FPGA实现，减小了系统硬件开销。在实现单台永磁无刷直流电机速度闭环控制的基础上，本文在一片FPGA芯片上实现了多台永磁无刷直流电机的速度闭环独立控制系统。介绍了采用FPGA进行多台电机控制具有独特的优势，这些优势使得FPGA在实现多台电机控制时非常方便，具有单片机(MCU)和数字信号处理器(DSP)无法比拟的优点。文中对基于FPGA的单台和多台永磁无刷直流电机控制系统分别进行了实验验证。 FPGA编程灵活，设计方便，本文在FPGA中实现了各种不同的PWM调制方式。从电路方面详细分析了采用不同的PWM调制，换相时无刷直流电机母线的反向电流问题。借助FPGA平台，对各种PWM调制方式进行了实验，对理论分析进行了验证。 另外，本文介绍了目前非常流行的一种FPGA图形化设计方法，即基于XSG(Xilinx System Generator)的FPGA设计。这种设计方法具有图形化、模块化的优点，大大方便了用户的FPGA开发设计。在XSG中建立的仿真系统，区别于传统的Simulink仿真，可以直接生成相应的硬件编程语言代码下载到FPGA中运行。本文借助XSG软件设计在XSG/Simulink中实现了永磁同步电机矢量控制系统的混合建模算法，并进行了仿真。
上传时间： 2013-04-24
上传用户：wangyi39
随着现场可编程门阵列(FPGA)在工业中的广泛应用，使得基于FPGA数字信号处理的实现在雷达信号处理中有着重要地位。模型化设计是一种自顶向下的面向FPGA的快速原型验证法，它不仅降低了FPGA设计门槛，而且缩短了开发周期，提高了设计效率。这使得FPGA模型化设计成为了FPGA系统设计的发展趋势。本文针对常见雷达信号处理模块的FPGA模型化实现，在以下几个方面展开研究：首先对基于FPGA的模型化设计方法进行了研究，给出了模型化设计方法的发展现状和趋势，并对本文中使用的模型化设计方法的软件工具System Generator和AccelDSP进行了介绍。其次使用这两种软件工具对FIR滤波器进行了模型化设计并同RTL(寄存器传输级)设计方法进行对比，全面分析了模型化设计方法和RTL设计方法的优缺点。然后在简明阐述雷达信号处理原理的基础上，使用System Generator对数字下变频(DDC)、脉冲压缩、动目标显示(MTI)及恒虚警(CFAR)处理等雷达信号处理模块进行了自顶向下的模型化设计。在Simulink中进行了功能仿真验证，生成了HDL代码，并在Xilinx FPGA中进行了RTL的时序仿真分析。关键词：雷达信号处理 FPGA 模型化设计 System Generator AccelDSP
上传时间： 2013-07-25
上传用户：zhangsan123
·西门子S7-200可编程控制器系统手册
上传时间： 2013-07-18
上传用户：cmc_68289287
·三菱PLC可编程控制器原理与应用教材
上传时间： 2013-07-02
上传用户：youmo81
