虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

环路设计

  • 5kW全桥软开关DCDC电源.rar

    开关损耗及其带来的散热问题限制了变流器开关频率的提高,从而限制了变流器的小型化和轻量化。软开关技术能够有效的降低开关损耗,提高变流器的效率和开关频率,被广泛的应用在各种大功率开关电源场合。 本文首先对软开关技术进行了一个概述,介绍了软开关技术的工作原理及发展历史,特别提到了最新的控制型软开关技术。在第二章中,针对课题,着重讲述了全桥电路。作为对比,首先分析了全桥硬开关电路的工作原理和开关损耗。然后,分析了全桥软开关两种常见的实现方法:ZVS和ZVZCS,并针对几种常见拓扑,详细对比了它们的工作原理,软开关实现方法,软开关实现效果,软开关实现范围和总体效率,指出了它们的优缺点和各自适合的应用领域。在第三章中,首先介绍了全桥软开关的两种控制策略:移相全桥和有限双极性,从实现方法和对软开关效果的影响两个方面,做出比较。然后介绍了开关电源常见的三种控制方式:电压模式控制、峰值电流模式和平均电流模式控制,其中详细介绍了平均电流模式控制,给出了设计思想和步骤。最后,给出了全桥软开关电路的小信号模型,分析了软开关技术的引入对传统PWM硬开关全桥电路小信号模型的影响。第四章给出了5kW电力操作电源的具体设计步骤,如方案选择,磁设计、控制环路设计、副边整流电压尖峰吸收等关键步骤。第五章分析了实验波形和实验数据,验证了上述理论和设计的正确性。

    标签: DCDC 5kW 全桥

    上传时间: 2013-05-22

    上传用户:dajin

  • 基于LLC谐振电路的高效率ACDC变换技术研究阻抗特性

    随着电力电子技术的飞速发展,高频开关电源由于其诸多优点已经广泛深入到国防、工业、民用等各个领域,与人们的工作、生活密切相关,由此引发的电网谐波污染也越来越受到人们的重视,对其性能,体积,效率,功率密度等的要求也越来越高。因此,研究具有高功率因数、高效率的ACDC变换技术,对于抑制谐波污染、节钓能源及实现绿色电能变换具有重要意义通过分析目前功率因数校正PFC)技术与直流变换(DcDC)技术的研究现状,采用了具有两级结构的AcDc变换技术,对PFC控制技术,直流变换软开关实现等内容进行了研究。前级PFC部分采用先进的单周期控制技术,通过对其应用原理、稳定性与优势性能的研究,实璄了主电路及控电路的参数设计与优化,简化了PFC控制电路结构、根据控制电路特点与系統环路稳性要求,完成了电流环路与整个控制环路设计,确保了系统稳定性,提高了系统动态响应。通过建立电路闭环仿真模型,验证了单周期控制抑制输入电压与负载扰动的优势性能及连续功率因数校正的优点,优化了电路参数后级直流变换主电路采用LLC谐振拓扑,通过变频控制使直流变换环节具有轼开关特性。分析了不同开关频率范围内电路工作原理,并建立了基波等效电路,采用基波分析法对VLc需城电路的电反增益性,输入阻抗持性进行了研究,确定了电路软开关工作范图。以基波分析结果为基础进行了合理的电路参数优化设计,保证了直流变换环节在全输入电压范围、全负载范围内能实现桥臂开关管零电压开通zVS},较大范围内边整流二极管零电流关断区CS),并将谐振电路中的电压电流应力降到最小,极大的提高了系统效率同时,为了提高系统功率密度,选择了优化的磁性元器件结构,实现了谐振感性元件与变压器的磁性器件集成,大大减小了变换电路的体积在理论研究与参数设计的基础上,搭建了实验样机,分别对PFC部分和DcDC部分进行了实验验证与结果分析。经实验验证ACDc变换电路功率因数在0.988以上,直瓿变换电路能实现全范图软开关,实现了高效率AcDC变换。关键词:ACDC变换:功率因数校正:;高效率;LLC谐振电路:单周期控制

    标签: llc 谐振电路

    上传时间: 2022-03-24

    上传用户:

  • 自适应环路滤波器的硬件设计

    基于H.264的自适应环路滤波器的硬件设计与FPGA验证

    标签: 环路滤波器 硬件设计

    上传时间: 2013-04-24

    上传用户:372825274

  • 应用VHDL技术设计嵌入式全数字锁相环路的方法

    介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法,详细叙述了其工作原理和设计思想,并用可编程逻辑器件FPGA实现。

    标签: VHDL 嵌入式 全数字 锁相环路

    上传时间: 2013-08-11

    上传用户:yare

  • 基于FPGA的时钟跟踪环路的设计

    提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。

    标签: FPGA 时钟 跟踪环路

    上传时间: 2014-12-28

    上传用户:498732662

  • 基于FPGA的全数字锁相环路的设计

    介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细描述了其工作原理和设计思想,并用可编程逻辑器件FPGA加以实面。

    标签: FPGA 全数字 锁相环路

    上传时间: 2014-12-28

    上传用户:ruixue198909

  • 基于FPGA的时钟跟踪环路的设计

    提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。

    标签: FPGA 时钟 跟踪环路

    上传时间: 2015-01-02

    上传用户:bhqrd30

  • 基于FPGA的全数字锁相环路的设计

    介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细描述了其工作原理和设计思想,并用可编程逻辑器件FPGA加以实面。

    标签: FPGA 全数字 锁相环路

    上传时间: 2013-10-20

    上传用户:yl8908

  • 基于MC145159的PLL频率合成器设计与实现 介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高

    基于MC145159的PLL频率合成器设计与实现 介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系统频率稳定度优于10-7.

    标签: 145159 PLL 频率合成器 芯片

    上传时间: 2014-01-17

    上传用户:虫虫虫虫虫虫

  • 环路滤波器的设计

    环路滤波器的设计,基于FPGA的锁相环应用。

    标签: 环路滤波器

    上传时间: 2013-12-05

    上传用户:wendy15