虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

状态寄存器

状态寄存器又名条件码寄存器,它是计算机系统的核心部件——运算器的一部分,状态寄存器用来存放两类信息:一类是体现当前指令执行结果的各种状态信息(条件码),如有无进位(CF位)、有无溢出(OV位)、结果正负(SF位)、结果是否为零(ZF位)、奇偶标志位(P位)等;另一类是存放控制信息(PSW:程序状态字寄存器),如允许中断(IF位)、跟踪标志(TF位)等。有些机器中将PSW称为标志寄存器FR(FlagRegister)。
  • 一个微处理器的模似器

    一个微处理器的模似器,用JAVA写的,有15条指令,可执行简单的程序,并可单步执行,观看寄存器结果

    标签: 微处理器

    上传时间: 2013-12-18

    上传用户:stvnash

  • 这是一个定时器timer的驱动程序

    这是一个定时器timer的驱动程序,包括最接近底层的寄存器操作和str710的板子初始化的代码,相当详细。

    标签: timer 定时器 驱动程序

    上传时间: 2016-03-16

    上传用户:lixinxiang

  • 用8253作为秒定时器

    用8253作为秒定时器,每0.1秒8253周期定时中断,8253的OUT0接到8259的IRO端,8259向8086产生中断请求,中断类型号为08H。程序开辟秒、分、小时、寄存器单元,秒寄存器每记数满60,分寄存器值加1,同时秒寄存器清0。分寄存器每记数满60,小时寄存器值加1,同时分寄存器清0。秒、分、小时寄存器中的二进制值转换成BCD码后,送6位LED数码管显示。

    标签: 8253 定时器

    上传时间: 2014-01-25

    上传用户:懒龙1988

  • * 一、功能: Timestamp驱动演示代码. * 二、该源码需要硬件开发板的支持,因为ISS对Timestamp定时器的模拟还不够精确 * 如果将该源码运行于ISS模式下,将得不到精确的结

    * 一、功能: Timestamp驱动演示代码. * 二、该源码需要硬件开发板的支持,因为ISS对Timestamp定时器的模拟还不够精确 * 如果将该源码运行于ISS模式下,将得不到精确的结果 * 三、运行前提: * 1. 选择包含JTAG_UART和定时器的NiosII系统(ptf文件) * 其中的定时器要求: * (1) 具备可写的period寄存器 * (2) 具备可读的snapshot寄存器 * 2. 在系统库属性中完成下面的配置: * (1) 将stdout映射到JTAG_UART * (2) 将定时器映射为Timestamp时钟

    标签: Timestamp ISS 源码 驱动

    上传时间: 2016-04-01

    上传用户:diets

  • 程序中调用定时器TMR0实现的延时程序完成点灯程序

    程序中调用定时器TMR0实现的延时程序完成点灯程序,要求定义端口的数据寄存器地址等基本参数。

    标签: TMR0 程序 定时器 延时程序

    上传时间: 2014-01-14

    上传用户:cmc_68289287

  • 1984年出版

    1984年出版,成型于美国麻省理工学院(MIT)多年使用的一本教材,1996年修订为第2版。在过去的二十多年里,本书对于计算机科学的教育计划产生了深刻的影响。  本版中大部分重要程序设计系统都重新修改并做过测试,包括各种解释器和编译器。 目录 出版者的话 专家指导委员会 序 第2版前言 第1版前言 致谢 第1章 构造过程抽象 1.1 程序设计的基本元素 1.2 过程与它们所产生的计算 1.3 用高阶函数做抽象 第2章 构造数据现象 2.1 数据抽象导引 2.2 层次性数据和闭包性质 2.3 符号数据 2.4 抽象数据的多重表示 2.5 带有通用型操作的系统 第3章 模块化、对象和状态 3.1 赋值和局部状态 3.2 求值的环境模型 3.3 用变动数据做模拟 3.4 并发:时间是一个本质问题 3.5 流 第4章 元语言抽象 4.1 元循环求值器 4.2 Scheme的变形——惰性求值 4.3 Scheme的变形——非确定性计算 4.4 逻辑程序设计 第5章 寄存器机器里的计算 5.1 寄存器机器的设计 5.2 一个寄存器机器模拟器 5.3 存储分配和废料收集 5.4 显式控制的求值器 5.5 编译 参考文献 练习表 索引

    标签: 1984

    上传时间: 2013-11-29

    上传用户:咔乐坞

  • 台湾人梁奕智写的VHDL编程学习的PPT讲义

    台湾人梁奕智写的VHDL编程学习的PPT讲义,里面包括内容有D触发器、寄存器、累加器、计数器、有限状态机等非常有用的内容。

    标签: VHDL 编程 讲义

    上传时间: 2016-05-04

    上传用户:15736969615

  • 。介绍了内插器和抽取器这2种CIC滤波器各自的结构与性能

    。介绍了内插器和抽取器这2种CIC滤波器各自的结构与性能,从数学上分析了其性能及其与FIR 滤波器的关系,从频域上展示了其本质。并讨论其内部寄存器的最小位宽与溢出保护,最后介绍了抽取器与内插器分 别在FPGA上的一般实现方法,并指出了一些提高实现性能的措施与建议

    标签: CIC 内插 滤波器 性能

    上传时间: 2016-05-20

    上传用户:784533221

  • P89V51RD2具有一个可编程的看门狗定时器(WDT)

    P89V51RD2具有一个可编程的看门狗定时器(WDT),可用于系统故障安全保护,防止软件死锁和自动恢复。WDT在CPU落入软件运行失控的情况下可作为一种恢复的方法。P89V51RD2有两个特殊功能寄存器WDTC(地址0xC0)和WDTD(地址0x85)用于看门狗功能,有关这两个寄存器的详细注解参见

    标签: P89 89V V51 RD2

    上传时间: 2016-06-12

    上传用户:huql11633

  • EDA实验--UART串口实验:UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位

    EDA实验--UART串口实验:UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位,次序遵循1位起始位、8位数据位(假定数据位为8位)、1位校验位(可选)、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的,发送来的数据由逻辑1 变为逻辑0 可以视为一个数据帧的开始。接收器先要捕捉起始位,确定rxd 输入由1 到0,逻辑0 要8 个CLK16 时钟周期,才是正常的起始位,然后在每隔16 个CLK16 时钟周期采样接收数据,移位输入接收移位寄存器rsr,最后输出数据dout。还要输出一个数据接收标志信号标志数据接收完。 波特率发生器 --- UART 的接收和发送是按照相同的波特率进行收发的。波特率发生器产生的时钟频率不是波特率时钟频率,而是波特率时钟频率的16 倍,目的是为在接收时进行精确地采样,以提出异步的串行数据。 --- 根据给定的晶振时钟和要求的波特率算出波特率分频数。

    标签: UART EDA CLK 实验

    上传时间: 2014-01-25

    上传用户:xsnjzljj