【摘要】本文结合作者多年的印制板设计经验,着重印制板的电气性能,从印制板稳定性、可靠性方面,来讨论多层印制板设计的基本要求。【关键词】印制电路板;表面贴装器件;高密度互连;通孔【Key words】Printed Circuit Board;Surface Mounting Device;High Density Interface;Via一.概述印制板(PCB-Printed Circuit Board)也叫印制电路板、印刷电路板。多层印制板,就是指两层以上的印制板,它是由几层绝缘基板上的连接导线和装配焊接电子元件用的焊盘组成,既具有导通各层线路,又具有相互间绝缘的作用。随着SMT(表面安装技术)的不断发展,以及新一代SMD(表面安装器件)的不断推出,如QFP、QFN、CSP、BGA(特别是MBGA),使电子产品更加智能化、小型化,因而推动了PCB工业技术的重大改革和进步。自1991年IBM公司首先成功开发出高密度多层板(SLC)以来,各国各大集团也相继开发出各种各样的高密度互连(HDI)微孔板。这些加工技术的迅猛发展,促使了PCB的设计已逐渐向多层、高密度布线的方向发展。多层印制板以其设计灵活、稳定可靠的电气性能和优越的经济性能,现已广泛应用于电子产品的生产制造中。下面,作者以多年设计印制板的经验,着重印制板的电气性能,结合工艺要求,从印制板稳定性、可靠性方面,来谈谈多层制板设计的基本要领。
上传时间: 2013-10-08
上传用户:zhishenglu
我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB),分立器件选用8片MT47H512M8。设计目标:当客户使用内存条时,8片分立器件不焊接;当使用直接贴片分立内存颗粒时,SODIMM内存条不安装。请问专家:1、在设计中,先用Xilinx MIG工具生成DDR2的Core后,管脚约束文件是否还可更改?若能更改,则必须要满足什么条件下更改?生成的约束文件中,ADDR,data之间是否能调换? 2、对DDR2数据、地址和控制线路的匹配要注意些什么?通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配,哪种匹配方式更好? 3、V4中,PCB LayOut时,DDR2线路阻抗单端为50欧,差分为100欧?Hyperlynx仿真时,那些参数必须要达到那些指标DDR2-667才能正常工作? 4、 若使用DDR2-667的SODIMM内存条,能否降速使用?比如降速到DDR2-400或更低频率使用? 5、板卡上有SODIMM的插座,又有8片内存颗粒,则物理上两部分是连在一起的,若实际使用时,只安装内存条或只安装8片内存颗粒,是否会造成信号完成性的影响?若有影响,如何控制? 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用,构成一个(max:8GB)的DDR2单元?若能,则布线阻抗和FPGA的DCI如何控制?地址和控制线的TOP图应该怎样? 7、DDR2和FPGA(VREF pin)的参考电压0.9V的实际工作电流有多大?工作时候,DDR2芯片是否很烫,一般如何考虑散热? 8、由于多层板叠层的问题,可能顶层和中间层的铜箔不一样后,中间的夹层后度不一样时,也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层?
上传时间: 2013-10-21
上传用户:jjq719719
PCB板各个层的含义.pdf
标签: PCB
上传时间: 2013-11-12
上传用户:edisonfather
电梯,基于PLC的三层电梯课程设计报告。
上传时间: 2013-11-05
上传用户:h886166
用PLC设计的四层电梯
上传时间: 2014-01-03
上传用户:txfyddz
4层楼电梯程序,请大家多多指教。
上传时间: 2015-01-02
上传用户:xja31415
Netscape公司提供的安全套接字层
上传时间: 2013-12-06
上传用户:R50974
安全套接字层
标签: 套接
上传时间: 2013-12-19
上传用户:123456wh
著名物理引擎Hawk的源代码
上传时间: 2015-01-05
上传用户:c12228
三层图书管理系统
标签: 图书管理
上传时间: 2015-01-06
上传用户:hzy5825468