PTR8000专为点对多点无线通信设计 内置数据协议和CRC 检错无乱码输出 载波监测输出点对多点通信硬件控制 全面升级替代PTR2000 系列无线模块
上传时间： 2017-04-22
上传用户：xauthu
针对点云数据局部集中的特点,使用差值预测对点云数据进行预测处理 在预测的同时,根据IEEE2754 浮点数标准,简化浮点数的尾数,使用3. 5 Byte来表示一个浮点数,以提高压缩效果 然后对预测数据中连续重 复的字节使用该字节加该字节重复的次数的方式存储 最后对经过以上处理的数据使用一阶自适应算术编码进 行压缩。最终得到的程序在压缩比和内存占用两个方面远优于WinRAR、WinZip压缩软件
上传时间： 2017-04-24
上传用户：qwe1234
CC1110点对多点FDMA传输方式C源码，带中文注释，用IAR可二次开发
上传时间： 2014-01-22
上传用户：zhengjian
求最近点对问题，求最近点对问题，求最近点对问题。
标签：
上传时间： 2014-01-12
上传用户：asdfasdfd
最近点对算法的实现，用穷举法证明程序的正确性。
标签： 算法
上传时间： 2017-07-06
上传用户：维子哥哥
最近点对算法，穷举法证明算法的正确性，可供学习和参考
标签： 算法
上传时间： 2017-07-06
上传用户：kbnswdifs
单片机实现点对多点的数据传送电路图加源码
上传时间： 2013-12-23
上传用户：小宝爱考拉
0374、一种点对多点无线数据传输系统的设计
标签：
上传时间： 2014-04-09
上传用户：shaoyun666
并行总线PATA从设计至今已快20年历史，如今它的缺陷已经严重阻碍了系统性能的进一步提高，已被串行ATA(Serial ATA)即SATA总线所取代。SATA作为新一代磁盘接口总线，采用点对点方式进行数据传输，内置数据/命令校验单元，支持热插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的传输速度。目前SATA已在存储领域广泛应用，但国内尚无独立研发的面向FPGA的SATAIP CORE，在这样的条件下设计面向FPGA应用的SATA IP CORE具有重要的意义。 本论文对协议进行了详细的分析，建立了SATA IP CORE的层次结构，将设备端SATA IP CORE划分成应用层、传输层、链路层和物理层；介绍了实现该IPCORE所选择的开发工具、开发语言和所选用的芯片；在此基础上着重阐述协议IP CORE的设计，并对各个部分的设计予以分别阐述，并编码实现；最后进行综合和测试。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)实现了1.5Gbps的串行传输链路；设计满足协议需求、适合FPGA设计的并行结构，实现了多状态机的协同工作：在高速设计中，使用了流水线方法进行并行设计，以提高速度，考虑到系统不同部分复杂度的不同，设计采用部分流水线结构；采用在线逻辑分析仪Chipscope pro与SATA总线分析仪进行片上调试与测试，使得调试工作方便快捷、测试数据准确；严格按照SATA1.0a协议实现了SATA设备端IP CORE的设计。 最终测试数据表明，本论文设计的基于FPGA的SATA IP CORE满足协议需求。设计中的SATA IP CORE具有使用方便、集成度高、成本低等优点，在固态电子硬盘SSD(Solid-State Disk)开发中应用本设计，将使开发变得方便快捷，更能够适应市场需求。
上传时间： 2013-06-21
上传用户：xzt
针对实时型相机对系统小型化、通用化及数据高速率可靠传输的需求，文中在研究高速串行器/解串器（SerDes）器件TLK2711工作原理的基础上，提出了高速串行全双工通信协议总体设计方案。文章以TLK2711为物理层、FPGA为链路层设计了高速串行全双工通信协议，对协议的实现进行了详细的描述。协议的在定制中力求做到了最简化，为上层用户提供简单的数据接口。试验中通过两块电路板的联调，完成了数据率为2.5Gbps的点对点高速传输，采用发送伪随机码测试，系统工作2小时，所测误码率小于10-12。
上传时间： 2014-12-28
上传用户：wff
