<h2>原理图schematic </h2><h3>元件<h3>LTSpice提供了nmos（pmos）和nmos4（pmos4）两种nmos（pmos）。其中nmos（pmos）表示衬底（B）和源极（S）相连。mos和mos4能调整的属性不同，如图：本例中要设置mos管的W-0.18u，L=0.18u，选用nmos4和pmos4.<h3>布线<h3>如图1，其中，mos管Gate靠近的那一极好像是 Source，所以PMOS要ctrl+R，ctrl+R，Ctr+.2，注意加电路名称，功能（如果需要），参数设定。<h2>封装<h2>电路设计采用层次化的方式，为了上层电路的调用，往往把底层的电路做好后进行封装，其实进行封装不仅有利于上层电路调用，还有利于测试。建一个New Symbol，该Symbol里的pin的名称必须和封装电路中的一样。ctrl + A（Attribute Editor中Symbol Type选Block，其他都保持不填。与.asc文件放入同一文件夹。注意：令.asy和.asc文件命名相同，并放在一个文件夹下即可，不需特别关联。
上传时间： 2022-06-27
上传用户：1208020161
一个CPCI系统由一个或多个CPCI总线段组成。每个总线段又由8个CPCI插槽组成（33MHZ情况），板中心间距20.32mm（0.8inch）。每个CPCI总线段包括一个系统槽和最多7个外围设备槽。系统槽为总线段上的所有适配器提供仲裁、时钟分配以及复位功能。系统槽通过管理每个局部适配器上的IDSEL板选信号完成系统初始化。实际上，系统槽可以被固定在背板上的任意位置。为了简单起见，本技术规范假定每个CPCI总线段上的系统槽都定位于总线段的最左端，当我们从背板的前方看过去时。外围槽可安装简单适配器也可以安装智能化从设备或PCI总线主适配卡。图2给出了前端看过去的一个典型的3UCPCI总线段。除了图2给出的线性排列以外CPCI规范还允许其他形式的拓扑结构。然而，此规范和所有的背板模拟都采用系统槽位于总线段左边或右边、板间距为20.32mm（0.8inch）的线性排列结构。别的拓扑结构必须通过模拟或其他方法验证能够兼容PCI规范后才能使用。CPCI基于物理槽和逻辑槽的概念定义插槽编号。物理槽必须从机箱最左端开始编号，编号从1开始。。CPCl系统必须在相互兼容的前提下标识每个物理槽。图2给出了兼容背景下编号物理槽的示例。逻辑槽号的定义是通过IDSEL板选信号和关联地址来选择的。使用逻辑号来定义总线段上连接器的物理特征。图2中，逻辑号位于连接器的下方。逻辑槽号和物理槽号并不是总保持一致。
标签： cpci标准
上传时间： 2022-07-09
上传用户：xsr1983
内容简介本书是作者在从事单片机开发与应用的过程中，将实际经验教训和心得感悟加以总结、整理而成的工作手记。每篇手记论述一个专题，独立成篇，同时又相互关联。全书内容包含入门基础、经验技巧、设计案例及网络杂文四个部分。本书将网络中自由的语言艺术与现实中严谨的科学技术相结合。全书的风格以轻松诙谐的笔调为主。作者力图摆脱传统技术类书籍说教式的表述形式，让读者耳目一新，在轻松的交流过程中获得共鸣。本书的读者对象为单片机领域的开发工作者以及有志于学习、钻研单片机技术的所有人员。
标签： 单片机
上传时间： 2022-07-12
上传用户：
前言-串行链路和TCP/IP上的MODBUS标准介绍该标准包括两个通信规程中使用的MODBUS应用层协议和服务规范：·串行链路上的MODBUS MODBUS串行链路取决于TIA/EIA标准：232-F和485-A。·TCP/IP上的MODBUS MODBUS TCP/IP取决于IETF标准：RFC793和RFC791有关。串行链路和TCP/IP上的MODBUS是根据相应ISO层模型说明的两个通信规程。下图强调指出了该标准的主要部分。绿色方框表示规范。灰色方框表示已有的国际标准（TIA/EIA和IETF标准）。MODBUS标准分为三部分。第一部分（“Modbus协议规范”）描述了MODBUS事物处理。第二部分（“MODBUS报文传输在TCP/IP上的实现指南”）提供了一个有助于开发者实现TCP/IP上的MODBUS应用层的参考信息。第三部分（“MODBUS报文传输在串行链路上的实现指南”）提供了一个有助于开发者实现串行链路上的MODBUS应用层的参考信息。
标签： modbus协议
上传时间： 2022-07-19
上传用户：1208020161
CvPcb 能够为原理图中的元器件与进行 PCB 布局时的封装分配关联。二者的关联关系将被添加入由原理图创建程序 Eeschema 创建的网络列表文件中。
标签： kicad
上传时间： 2022-07-20
上传用户：
钣金规格/折弯系数表存储指定材料的属性。您可以通过一张表将折弯系数、折弯半径或K因子与厚度、折弯半径和材料的任何组合相关联。注：您还可以使用单独的规格表和折弯系数表。请参阅钣金规格表和折弯系数表概述。您可以通过以下方式访问钣金规格/折弯系数表：在生成基体法兰时，从基体法兰PropertyManager中访问。在生成基体法兰后，右键单击FeatureManager设计树中的钣金，然后选择编辑特征。规格表包含在SolidWorks应用程序中，位于以下位置：<安装目录>langl<语言>\Sheet Metal其中包含规格/折弯系数表和规格表。您可以用它们作为模板来生成自己的表。以下显示了组合的规格/折弯系数表。对于每个规格号（厚度），您都可以从半径和角度范围中进行选择。
标签： solidwork
上传时间： 2022-07-23
上传用户：
组态王使用1.新建工程打开组态王软件，新建一个工程，点击文件一新建工程，出现如下界面：点击下一步，选择工程所在的目录，点击下一步，给新建的工程命名，点击完成，工程创建结束。2.创建画面双击新建的工程，出现如下界面：点击画面一新建，创建一个新的画面：然后根据实验要求，在画面上画出工艺流程图，所需的原件可以在，菜单栏的图库一打开图库中选择，如图为一个简单的画面：多个画面之间的链接，如在主画面中设置如下的文字，双击文字设置其动画连接：图中的罐中液位的高度与进出口流量，泵的开度有关，需要定义变量，定义变量时在工程浏览器的界面如图所示，点击数据库一数据词典一新建然后使，主画面中的罐关联变量guan1，双击画面中的罐，出现如下界面，是其关联变量guan1
标签： 组态王
上传时间： 2022-07-24
上传用户：
兼容win7，安装时用管理员权限安装即可。另外，2009速度进一步加快，用起来非常顺手，还有一个细节，hspice2009中，avanwave不再是默认看图工具，而改成waveview，即sx。所以如果想要用avanwave看图，需要从安装程序中调入，或者将cosmos的路径填入avanwave的路径即可关联。
上传时间： 2013-07-09
上传用户：eeworm
Altium 创新电子设计平台集成了广受好评的 Altium Designer 一体化电子设计软件和 Altium 可重构硬件平台 NanoBoard 系列。该方法将器件智能置于设计流程的核心。由此形成了一个完整的一体化电子设计环境，以全新的方式创建和推出智能型关联电子产品。
标签： 无线电遥控
上传时间： 2013-07-21
上传用户：eeworm
Altium 创新电子设计平台集成了广受好评的 Altium Designer 一体化电子设计软件和 Altium 可重构硬件平台 NanoBoard 系列。该方法将器件智能置于设计流程的核心。由此形成了一个完整的一体化电子设计环境，以全新的方式创建和推出智能型关联电子产品。
上传时间： 2013-04-15
上传用户：eeworm
