本文主要研究Turbo码的编码和译码算法及其FPGA硬件实现.在概述信道编码理论及其发展历程之后,简要地论述了Turbo码的原理.然后分别对Turbo码的MAP译码算法,LOG-MAP算法进行推导,在给出LOG-MAP的推导之后,提出了对于LOG-MAP译码算法的两点改进,采用三阶牛顿插值函数对校验函数进行拟合,采用双滑动窗口技术取代传统的单滑动窗口技术.Turb码还有一种译码复杂度相对较低的算法——SOVA算法,本文也给出了SOVA算法的详细推导过程.在对LOG-MAP和SOVA算法的详细推导之后,本文给出Turbo码的软件仿真,采用Matlab语言编写Turbo码仿真系统程序,仿真系统比较了单滑动窗口技术和双滑动窗口技术在不同的信噪比下的译码性能.在软件仿真的基础上,本文给出了Turbo码编码器和采用LOG-MAP译码算法译码器的FPGA硬件实现方法.
上传时间： 2013-06-19
上传用户：plsee
工程师必读攻略数模混合设计，将进一步提高工程设计人员的数模混合设计的水平
上传时间： 2013-04-24
上传用户：小草123
GPS技术在导航、定位及精确打击等方面产生了重要影响，已经广泛地应用在各种武器平台上。但是，在干扰环境下也显现出许多问题。由于其到达地球表面的信号极其微弱(-160dBW)，在现在复杂的电磁环境中容易受到干扰，尤其是C/A码信号更易受到干扰，并且随着导航战的发展对GPS的抗干扰已成为争取导航资源的有效措施。因此，研究干扰环境下的GPS接收机设计具有重要意义。 本文首先简要介绍了GPS信号的结构及构成，通过对GPS信号特征以及接收机抗干扰能力的分析，结合干扰对接收机的作用方式及效果，确定GPS最易受的干扰类型为阻塞式干扰，然后针对这种干扰类型提出了一种有效的抗干扰技术-----自适应调零天线技术。接下来，着重研究了GPS接收机在此抗干扰技术前提下的若干抗干扰方法，并对其进行了详细的分析和讨论。 研究过程中，通过对最佳化准则和空域自适应滤波的理解，首先对不同天线阵列结构进行了性能仿真和比较分析，然后在对称圆形天线阵列的基础上对空域自适应算法进行了仿真分析，针对其自由度有限的问题接着对空时滤波方法做了详细讨论，在7元对称圆形阵列的基础上仿真说明了二者各自的优缺点。考虑到实际的干扰环境和本课题研究的初期阶段，因此选用了适合本课题干扰环境的空域滤波方法，并对其自适应算法进行了适当的改进，使得其抗干扰性能获得了一定程度的改善。 最后，详细说明了该接收机抗干扰模块的FPGA实现原理。详细给出了顶层及各子模块的设计流程与RTL视图，实验结果验证了该算法的有效性。
上传时间： 2013-06-03
上传用户：xfbs821
H.264/AVC是国际电信联盟与国际标准化组织/国际电工委员会联合推出的活动图像编码标准，简称H.264。作为最新的国际视频编码标准，H.264/AVC与MPEG-4、H.263等视频编码标准相比，性能有了很大的提高，并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。 本论文的研究课题是基于H.264/AVC视频编码标准的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自适应可变长编码)编码算法研究及FPGA实现。对于变换后的熵编码，H.264/AVC支持两种编码模式：基于上下文的可变长编码(CAVLC)和基于上下文的自适应算术编码(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，尽管CAVLC算法也是采用了VLC编码，但是同以往标准不同，它所有的编码都是基于上下文进行。这种方法比传统的查单一表的方法提高了编码效率，但也增加了设计上的困难。 作者在全面学习H.264/AVC协议和深入研究CAVLC编码算法的基础上，确定了并行编码的CAVLC编码器结构框图，并总结出了影响CAVLC编码器实现的瓶颈。针对这些瓶颈，对CAVLC编码器中的各个功能模块进行了优化设计，这些优化设计包括多参考块的表格预测法、快速查找表法、算术消除法等。最后，用Verilog硬件描述语言对所设计的CAVLC编码器进行了描述，用EDA软件对其主要功能模块进行了仿真，并在Cyclone II系列EP2C20F484的FPGA上验证了它们的功能。结果表明，该CAVLC编码器各编码单元的编码速度得到了显著提高且均能满足实时通信要求，为整个CAVLC编码器的实时通信提供了良好的基础。
上传时间： 2013-06-04
上传用户：libenshu01
用户对宽带无线接入业务、尤其是对于宽带无线化以及移动化的需求日益增加,使无线宽带接入技术WiMAX(World interoperability for Microwave Access,即全球微波接入互操作性技术)应运而生、迅猛发展,成为这两年业界关注的焦点。除了通常的互联网接入应用外,它还将在提供IPTV和VOIP等宽带业务方面取得成功,它还有可能成为一种先进的4G蜂窝电话技术。WiMAX未来将进入蜂窝电话、笔记本电脑和机顶盒等应用中。 本文在介绍WiMAX传输标准802.16d基础上,详细阐述了WiMAX接收机中信道解调芯片中的自动增益控制(Automatic Gain Control,AGC)部分。首先介绍了自动增益控制系统的基本组成和其主要特性指标,通过对一个步进式AGC的分析,得到AGC模型的输出公式。然后针对WiMAX接收机内AGC系统中的模数转换器以及AGC电路进行介绍和理论分析。本文采用SPW(Signal Processing WorkSystem)模型对AGC电路基本结构的算法分析,并结合仿真结果对AGC电路做了详尽解说并对参数进行了解释说明。 最后给出了基于SPW和FPGA(Field Programmable Gate Array)验证的结果。通过SPW对AGC进行了单独的性能测试,并结合整个系统的性能测试来说明AGC可以和系统的其他模块协同工作。在FPGA测试中,可以证明用Verilog实现后AGC也同样能较好的工作。 本文实现的基于导频的步进式的数字AGC是针对WiMAX系统的自动增益控制电路提出的解决方案。此算法结合WiMAX系统的传输方式,提出的算法具有迅速锁定信号的特点,能够满足WiMAX系统的要求。同时,由于各种关键参数设计为寄存器可配的方式,具有很好的灵活性,也就具有了更高的移植性,可以作为一种通用的数字AGC算法。
上传时间： 2013-04-24
上传用户：zhanditian
常模信号是一类非常重要的信号，而专门应用于常模信号的常模算法[1]具有复杂度较低、实现起来比较简单、对阵列模型的偏差不敏感等显著的优点。因此，常模算法引起了众多学者的广泛关注。近年来，常模算法在多用户检测领域[2]的研究越来越受到诸多学者的关注。不仅如此，常模算法在其他领域也是备受瞩目，如常模算法在盲均衡以及波束形成等领域的应用也是目前研究的热点。除此之外，常模算法已经不仅仅局限在应用于常模信号，也可应用于多模信号[3]等。 本文对常模算法在多用户检测领域的应用以及FPGA[4]实现作了较多的研究工作，共分六章进行阐述。第一章为绪论，介绍了论文相关背景和本文的结构；第二章首先对常模算法作了理论分析，并改进了传统的2-2型常模算法，我们称之为M2-2CMA，它在误码率性能上有一些改善；之后在MATLAB平台上搭建了仿真平台，分析了常模算法在多用户检测中的应用；第三章研究了相关文献，简单介绍了FPGA概念及其设计流程和设计方法，并对VerilogHDL以及Quartus软件做了简要介绍；第四章则详细介绍了常模算法的FPGA实现，用一种基于统计数据的方法确定了数据位长及精度，提出了其实现的系统框图，并详细阐述了各主要模块的设计与实现，同时给出了最后的报告文件以及最高数据处理速度；第五章则在MATLAB平台和QuartuslI的基础上搭建了一个仿真平台，借助于平台分析了2-2型常模算法移植到FPGA平台后的性能，对不同的精度对系统性能的影响做了讨论，也统计了不同信噪比、多址干扰下的误码率性能。最后一章是对全文的总结和对未来的展望。
上传时间： 2013-06-23
上传用户：hzy5825468
可编程逻辑芯片特别是现场可编程门阵列(Field-Programmable Gate Array，FPGA)芯片的快速发展，使得新的芯片能够根据具体应用动态地调整结构以获得更好的性能，这类芯片称为动态可重构FPGA芯片(Dynamically ReconfigurableFPGA，DRFPGA)。然而，使用这类芯片构建的可重构系统在实际应用前还有许多问题需要解决。一个基本的问题就是动态可重构FPGA芯片中的可重构功能单元(Reconfigurable Functional Unit，RFU)的模块布局问题和模块间的布线问题。 本文从基本的FPGA芯片结构和CAD算法谈起，介绍了可重构计算的概念，建立了可重构计算系统模型和动态可重构FPGA芯片模型，在此模型上提出一个基于划分和时延驱动的在线布局算法，和一个基于Pathfinder协商拥塞算法的布线算法，来解决动态可重构FPGA芯片的布局和布线问题。由硬件描述语言(Hardware Description Language，HDL)描述的电路首先被划分成有限数目的层，然后将这些电路层布局到芯片的每一层，同时确保关键路径的时延最小。实验结果表明，布局算法与传统的布局算法(或者文献[37]中的算法)相比，在时延上平均减少27％，在线长上平均减少34％(或者11％)，在运行时间上平均减少42％(或者97％)。布线算法与传统的布线算法相比，能够将线长降低26％，将水平通道宽度降低27％，显示出较高的性能。
上传时间： 2013-05-24
上传用户：Neoemily
H.264/AVC是ITU-T和ISO联合推出的新标准，采用了近几年视频编码方面的先进技术，以较高编码效率和网络友好性成为新一代国际视频编码标准。 本文以实现D1格式的H.264/AVC实时编码器为目标，作者负责系统架构设计，软硬件划分以及部分模块的硬件算法设计与实现。通过对H.264/AVC编码器中主要模块的算法复杂度的评估，算法特点的分析，同时考虑到编码器系统的可伸缩性，可扩展性，本文采用了DSP+FPGA的系统架构。DSP充当核心处理器，而FPGA作为协处理器，针对编码器中最复杂耗时的模块一运动估计模块，设计相应的硬件加速引擎，以提供编码器所需要的实时性能。 H.264/AVC仍基于以前视频编码标准的运动补偿混合编码方案，其中一个主要的不同在于帧间预测采用了可变块尺寸的运动估计，同时运动向量精度提高到1/4像素。更小和更多形状的块分割模式的采用，以及更加精确的亚像素位置的预测，可以改善运动补偿精度，提高图像质量和编码效率，但同时也大大增加了编码器的复杂度，因此需要设计专门的硬件加速引擎。 本文给出了1/4像素精度的运动估计基于FPGA的硬件算法设计与实现，包括整像素搜索，像素插值，亚像素(1/2，1/4)搜索以及多模式选择(支持全部七种块分割模式)。设计中，将多处理器技术和流水线技术相结合，提供高性能的并行计算能力，同时，采用合理的存储器组织结构以提供高数据吞吐量，满足运算的带宽要求，并使编码器具有较好的可伸缩性。最后，在Modelsim环境下建立测试平台，完成了对整个设计的RTL级的仿真验证，并针对Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件进行优化，从而使工作频率最终达到134MHz，分析数据表明该模块能够满足编码器的实时性要求。
上传时间： 2013-07-24
上传用户：sn2080395
本文对基于FPGA的CCSDS图像压缩和AES加密算法的实现进行了研究。主要完成的工作有： (1)深入研究CCSDS图像压缩算法，并根据其编码方案，设计并实现了相应的编解码器。从算法性能和硬件实现复杂度两个方面，将该算法与具有类似算法结构的JPEG2000和SPIHT图像压缩算法作比较分析； (2)利用硬件描述语言VerilogHDL实现CCSDS图像压缩算法和AES加密算法； (3)优化算法复杂度较大的功能模块，如小波变换模块等。使用双端口内存模块增加数据读写速度，利用DSP块处理核心运算单元，从而很大程度上提高了模块的运行速度，并降低了芯片的使用面积； (4)设计并实现系统的模块级流水线，在几乎不增加占用芯片面积的情况下，提高了系统的数据吞吐量； (5)在QuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。在硬件系统测试阶段，设计并实现FPGA与PC机的串口通信模块，提高了系统验证的工作效率。
上传时间： 2013-05-19
上传用户：1757122702
数字语音通信是当前信息产业中发展最快、普及面最广的业务。语音信号压缩编码是数字语音信号处理的一个方面，它和通信领域联系最为密切。在现有的语音编码中，美国联邦标准混合激励线性预测（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的码率下取得了较好的语音质量，具有广阔的应用前景。 FPGA作为一种快速、高效的硬件平台在数字信号处理和通信领域具有着独特的优势。现代大容量、高速度的FPGA一般都内嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模块。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题，而且其灵活的可配置特性，使得FPGA构成的DSP系统非常易于修改、测试及硬件升级。 本论文阐述了一种基于FPGA的混合激励线性预测声码器的研究与设计。首先介绍了语音编码研究的发展状况以及低速率语音编码研究的意义，接着在对MELP算法进行深入分析的基础上，提出了利用DSP Builder在Matlab中建模的思路及实现过程，最后本文把重点放在MELP声码器的编解码器设计上，利用DSP Builder、QuartusⅡ分别设计了其中的滤波器、分帧加窗处理、线性预测分析等关键模块。 在Simulink环境下运用SignalCompiler对编解码系统进行功能仿真，为了便于仿真，系统中没有设计的模块在Simulink中用数学模型代替，仿真结果表明，合成语音信号与原始信号很好的拟合，系统编解码后语音质量基本良好。
上传时间： 2013-06-02
上传用户：lili1990
