虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

涌流抑制器

  • 干涉型光纤水听器信号解调方法研究

    光纤水听器自问世以来,在巨大的军事价值和民用价值推动下得到了迅速发展,已逐渐从实验室研究阶段走向工程应用。同时随着光纤水听器的不断发展,对水声信号的检测技术以及数字处理能力也提出了新的要求。论文在此背景下开展了一系列研究工作,并提出了利用FPGA(Field ProgrammableGate Array,现场可编程门阵列)实现光纤3×3耦合器解调算法的新思路。 目前干涉型光纤水听器的解调一般采用PGC(Phase Generated Carrier,相位生成载波技术)技术和基于3×3光纤耦合器干涉的解调技术。PGC技术在解调过程中引入了载波信号,它对采样率,激光器等的要求都较高,因此我们把目光投向3×3耦合器解调技术,文中对其解调原理进行了阐述,对采样率的确定进行了讨论,并对3×3耦合器三路输出不对称的情况进行了分析,最后在本文的结论部分提出了基于3×3耦合器解调的改良方案。 目前,光纤信号数字化解调的硬件实现采用DSP(Digital Signal Process,可编程数字信号处理器)信号处理机,与之相比,FPGA解调具有速度快、资源占用少、易于扩展等优势。本文对FPGA与DSP、ASIC(application-specificintegrated circuit,专用集成电路)实现方案进行了对比,分析了适合利用FPGA实现的算法所应具备的特征;介绍了3×3耦合器解调算法中各个模块的设计情况;分析了系统的工作情况,硬件的构造及芯片的选择,最后验证了利用FPGA可以实现3×3耦合器解调算法。

    标签: 干涉型 光纤水听器 信号解调 方法研究

    上传时间: 2013-07-03

    上传用户:love1314

  • 基于FPGA的静止图像编码器

    遥感图像在人类生活和军事领域的应用日益广泛,适合各种要求的遥感图像编码技术具有重要的现实意义。基于小波变换的内嵌编码技术已成为当前静止图像编码领域的主流,其中就包括基于分层树集合分割排序(Set Partitioning inHierarchical Trees,SPIHT)的内嵌编码算法。这种算法具有码流可随机获取以及良好的恢复图像质量等特性,因此成为实际应用中首选算法。随着对图像编码技术需求的不断增长,尤其是在军事应用领域如卫星侦察等方面,这种编码算法亟待转换为可应用的硬件编码器。 在静止图像编码领域,高性能的图像编码器设计一直是相关研究人员不懈追求的目标。本文针对静止图像编码器的设计作了深入研究,并致力于高性能的图像编码算法实现结构的研究,提出了具有创新性的降低计算量、存储量,提高压缩性能的算法实现结构,并成功应用于图像编码硬件系统中。这个方案还支持压缩比在线可调,即在不改变硬件框架的条件下可按用户要求实现16倍到2倍的压缩,以适应不同的应用需求。本文所做的工作包括了两个部分。 1.一种基于行的实时提升小波变换实现结构:该结构同时处理行变换和列变换,并且在图像边界采用对称扩展输出边界数据,使得图像小波变换时间与传统的小波变换相比提高了将近2.6倍,提高了硬件系统的实时性。该结构还合理地利用和调度内部缓冲器,不需要外部缓冲器,大大降低了硬件系统对存储器的要求。 2.一种采用左遍历的比特平面并行SPIHT编码结构:在该编码结构中,空间定位生成树采用深度优先遍历方式,比特平面同时处理极大地提高了编码速度。

    标签: FPGA 图像 编码器

    上传时间: 2013-06-17

    上传用户:abc123456.

  • 基于FPGA的三相逆变器并联技术研究

    交流电源供电方式正在由集中式向分布式、全功能式发展,而实现分布式电源的核心就是模块的并联技术。多台逆变器并联可以实现大容量供电和冗余供电,可大大提高系统的灵活性,使电源系统的体积重量大为降低,同时其主开关器件的电流应力也可大大减少,从根本上提高了可靠性、降低成本和提高功率密度。本文主要研究逆变器并联技术。 本文首先对电压、电流双闭环逆变器控制系统进行了研究。通过对传递函数的分析,得到了基于等效输出阻抗的双闭环控制的逆变器并联系统模型。在分析逆变器模型的基础上设计了各控制器参数,并通过MATLAB仿真进行了验证。根据上述模型,分析了逆变器并联的环流特性,以及基于有功和无功功率的并联控制方案。 随着电子技术的不断发展,FPGA技术正在越来越多地用于工程实践中。本文在研究SPWM控制技术的基础上,应用FPGA芯片EP1C12Q240C8实现了SPWM数字控制器,用于多模块逆变器并联控制系统。文中给出了仿真结果和芯片的测试结果。 基于FPGA的三相逆变器并联数字控制器的研究具有现实意义,设计具有创新性。仿真和芯片的初步测试结果表明:本文设计的基于FPGA的逆变器并联数字控制器能够满足逆变器并联系统的要求。

    标签: FPGA 三相逆变器 并联 技术研究

    上传时间: 2013-08-05

    上传用户:ccclll

  • 基于FPGA的视频编码器的设计

    未来的时代是信息时代,信息需要通过媒体来进行记录、传播和获取。视频数据的压缩技术和解压缩技术成了多媒体技术中的关键技术之一,本论文设计的芯片正是基于FPGA实现视频编码器的设计,主要面向于对音频和视频信号进行压缩和解压缩的广泛场合。 本论文首先对FPGA技术做了介绍,主要从FPGA的结构和特点,阐述了FPGA设计的输入、综合、仿真、实现等,其次介绍了当今主流的视频编码标准,如H.263、H.264。本论文基于FPGA来实现视频编码,提出了视频编解码器系统设计方案,包括系统设计和模块设计,最后,文章又提出了图像预处理部分和运动估计部分的设计思想和实现步骤,其中的运动估计设计部分是整个论文的关键,以及通过仿真得到理想的结果。

    标签: FPGA 视频编码器

    上传时间: 2013-06-28

    上传用户:aa17807091

  • 基于FPGA的数字下变频器

    本文设计和实现了基于FPGA的数字下变频器DDC,用于宽带数字中频软件无线电接收机中。采用自上向下的模块化设计方法,将DDC的功能划分为基本单元,实现这些功能模块并组成模块库。在具体应用时,优化配置各个模块来满足具体无线通信系统性能的要求。这样做比传统ASIC数字下变频器具有更好的可编程性和灵活性,从而满足不同的工程设计需求。 首先阐述了软件无线电中关键的数字信号处理技术,包括中频处理中的下变频技术、抽取技术以及带通采样技术。利用MATLAB的Simulink完成了对系统的设计与仿真,验证了设计的正确性。之后用QuartusII进行了基于FPGA抽取滤波器和NCO等关键模块的设计,编译后进行了时序仿真,最后在PCB板上实现了实际电路并应用于工程项目中。

    标签: FPGA 数字下变频

    上传时间: 2013-08-05

    上传用户:lishuoshi1996

  • 24位AD转换器LTC2400及其应用

    LTC2400是凌特公司生产的一种微功耗、高精度24位A/D转换器,该芯片内部集成有振荡器,工作电压 2.7-5.5V,积分线性误差为4ppm,RMS噪声为0.3ppm,供电电流仅为200A,

    标签: 2400 LTC 24位 AD转换器

    上传时间: 2013-07-07

    上传用户:dgann

  • DSP2407寄存器查询器

    DSP2407寄存器查询器软件,方便查询寄存器功能

    标签: 2407 DSP 寄存器 查询

    上传时间: 2013-04-24

    上传用户:zuozuo1215

  • 正弦波逆变器原理图

    正弦波逆变器原理图,网上下载,做了一个,感觉不错,

    标签: 正弦波逆变器 原理图

    上传时间: 2013-05-24

    上传用户:s蓝莓汁

  • 基于FPGA的RS码编译码器的设计与实现

    研制发射微小卫星,是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展,主要取决于微小卫星自身的一系列特点:重量轻,体积小,成本低,性能高,安全可靠,发射方便、快捷灵活等。在卫星通信系统中,由于传输信道的多径和各种噪声的影响,信号在接收端会引起差错,通过信道编码环节,可对这些不可避免的差错进行检测和纠正。 在微小卫星通信链路中,信道编码器的任务是差错控制。本文采用符合空间数据系统咨询委员会CCSDS标准的链接码进行信道编码,即内码为(2,1,6)的卷积码,外码为(255,223)的RS码,中间进行交织操作。其中,里德-索罗蒙码(简称RS码)是一种重要的非二进制BCH码,是分组码中纠错能力最强的纠错码,一次可以纠正多个突发错误,广泛地用于空间通信中。 本文针对南京航空航天大学自行研制的微小卫星通信分系统的技术要求,在用SystemView和C语言仿真的基础上,用硬件描述语言Verilog设计了RS(255,223)编码器和译码器,使用Modelsim软件进行了功能仿真,并通过Xilinx公司的软件ISE对设计进行综合、布局布线,最后生成可下载的比特流文件下载到Xilinx公司的型号为XC3S2000的FPGA芯片中,完成了电路的设计并实现了编码译码的功能,表明本文设计的信道编解码器的正确性和实用性,满足了微小卫星通信分系统的技术要求。

    标签: FPGA RS码 编译码器

    上传时间: 2013-08-01

    上传用户:lili123

  • 新型并行Turbo编译码器的FPGA实现

    可靠通信要求消息从信源到信宿尽量无误传输,这就要求通信系统具有很好的纠错能力,如使用差错控制编码。自仙农定理提出以来,先后有许多纠错编码被相继提出,例如汉明码,BCH码和RS码等,而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界的一个里程碑。 然而,Turbo码迭代译码复杂度大,导致其译码延时大,故而在工程中的应用受到一定限制,而并行Turbo译码可以很好地解决上述问题。本论文的主要工作是通过硬件实现一种基于帧分裂和归零处理的新型并行Turbo编译码算法。论文提出了一种基于多端口存储器的并行子交织器解决方法,很好地解决了并行访问存储器冲突的问题。 本论文在现场可编程门阵列(FPGA)平台上实现了一种基于帧分裂和篱笆图归零处理的并行Turbo编译码器。所实现的并行Turbo编译码器在时钟频率为33MHz,帧长为1024比特,并行子译码器数和最大迭代次数均为4时,可支持8.2Mbps的编译码数掘吞吐量,而译码时延小于124us。本文还使用EP2C35FPGA芯片设计了系统开发板。该开发板可提供高速以太网MAC/PHY和PCI接口,很好地满足了通信系统需求。系统测试结果表明,本文所实现的并行Turbo编译码器及其开发板运行正确、有效且可靠。 本论文主要分为五章,第一章为绪论,介绍Turbo码背景和硬件实现相关技术。第二章为基于帧分裂和归零的并行Turbo编码的设计与实现,分别介绍了编码器和译码器的RTL设计,还提出了一种基于多端口存储器的并行子交织器和解交织器设计。第三章讨论了使用NIOS处理器的SOC架构,使用SOC架构处理系统和基于NIOSII处理器和uC/0S一2操作系统的架构。第四章介绍了FPGA系统开发板设计与调试的一些工作。最后一章为本文总结及其展望。

    标签: Turbo FPGA 并行 编译码器

    上传时间: 2013-04-24

    上传用户:ziyu_job1234