虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

涌流抑制器

  • 适用于H.264视频解码器的VLD设计

    设计了一种适合于H.264 的变字长解码器根据码流特点进行模块划分减少硬件开销采用并行结构解NAL 包解码效率高采用了桶形移位器进行并行解码每个时钟解一个码字采用Verilog 语言进行设计仿真并通过

    标签: 264 VLD 视频解码器

    上传时间: 2013-07-15

    上传用户:shen007yue

  • 单片机温度采集器与PC104分站的串行通信

    单片机温度采集器与PC104分站的串行通信:用PC104 模块组建的矿井变电所采集分站,具有强大的以太网和CAN 总线通信功能。在PC104模块底板上,设计了一个基于89C2051 单片机的温度采集器

    标签: 104 PC 单片机

    上传时间: 2013-07-04

    上传用户:xyipie

  • 基于AT89S51的新型打铃器

    本文介绍了AT89S51单片机和DS12887时钟芯片构成的新型打铃器的研制过程,详细介绍了单片机的硬件电路设计和软件编程方法,具有很高的科研和商业价值

    标签: 89S S51 AT 89

    上传时间: 2013-06-17

    上传用户:xzt

  • 基于MCS 51单片机的PLC仿真器

    可编程控制器PLC以抗扰性强、可靠性高和编程灵活等特点在工业上得到广泛应用,为了优化PLC系统设计,介绍一种基于MCS.51单片机的PLC仿真器,并给出了硬、软件设计与实现方法。编程设计主要包括监控主

    标签: MCS PLC 51单片机 仿真器

    上传时间: 2013-07-07

    上传用户:yzhl1988

  • EDA卷积码编解码器实现技术

    EDA卷积码编解码器实现技术针对某扩频通信系统数据纠错编码的需要, 构造并分析了(2 , 1 , 6) 卷积码编解码器的基本工作原理, 提出了基于MAX +

    标签: EDA 卷积码 编解码器 实现技术

    上传时间: 2013-07-18

    上传用户:ynwbosss

  • MSP430仿真器几套制作资料

    MSP430USB仿真器制作资料+430JTAG简版仿真器+利尔达- 轻松制作MSP430 JTAG Adapter+制作的单面板的MSP430JTAG仿真器 几套430JTAG制作方案,做不好你找我........

    标签: MSP 430 仿真器 制作资料

    上传时间: 2013-07-26

    上传用户:liaofamous

  • 软PLC程序编辑器中功能块的设计与实现

    本文分析了目前软PLC 编辑器中功能块编程的不足,提出了使用面向对象的概念来设计功能块图的方法。通过研究软PLC 开发系统和编译系统的模型,详细讨论了PLC 梯形图中图元的设计方法,并基于此方

    标签: PLC 程序 功能块

    上传时间: 2013-06-21

    上传用户:allen-zhao123

  • 太阳能电池光伏并网逆变器

    光伏并网逆变器是将太阳能电池所输出的直流电转换成符合公共电网要求的交流电并送入电网的设备。按照不同的标准光伏并网逆变器的拓扑结构分为很多种,本文介绍了一种工频隔离型光伏并网逆变器

    标签: 太阳能电池 光伏并网 逆变器

    上传时间: 2013-08-02

    上传用户:baiom

  • RS编译码器的设计与FPGA实现

    Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式,在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法,分析了改进后的Euclid算法和改进后的BM算法,针对改进后的BM算法提出了一种流水线结构的译码器实现方案并改进了该算法的实现结构,在译码器复杂度和译码延时上作了折衷,降低了译码器的复杂度并提高了译码器的最高工作频率。在Xilinx公司的Virtex-Ⅱ系列FPGA上设计实现了RS(255,239)编译码器,证明了该方案的可行性。

    标签: FPGA RS编译码

    上传时间: 2013-06-11

    上传用户:奇奇奔奔

  • RS(255,223)译码器的FPGA实现及其性能测试

      本课题首先研究了常规的RS译码器的算法,确定在关键方程的计算中采用一种新改进的BM算法,然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器,通过这些优化方法提高了RS译码器的速度,减少了译码延时和硬件资源使用,最后利用VHDL硬件描述语言在FPGA上实现了流水线处理的RS(255,223)译码器。   本课题实现的RS(255,223)硬件译码器的性能在国内具有领先水平,对我国以后航天项目高速数据传输系统的设计有着很大的意义。 

    标签: FPGA 255 223 译码器

    上传时间: 2013-06-29

    上传用户:gokk