针对非相参和相参两种雷达体制, 分别采用修正的零记忆非线性变换法和球不变随机过程法来实现具有给定相关性的K分布随机数序列的产生, 并以Visual C + + 为平台实现了仿真软件。仿真结果证明了模型和算法的有效性。
上传时间： 2014-01-16
上传用户：liufei
量子密钥分配是密码学与量子力学相结合的产物，它是以量子态为信息载体，利用量子力学的一些原理来传输和保护信息。通常把通信双方以量子态为信息载体，利用量子力学原理，通过量子信道传输，在保密通信双方之间建立共享密钥的方法，称为量子密钥分配，其安全性是由量子力学中的“海森堡测不准关系”（测不准原理）及“量子不可复制定理”(非克隆定理)或纠缠粒子的相干性和非定域性等量子特性来保证的。量子密钥分配不是用于传输密文，而是用于建立、传输密码本，即在保密通信双方分配密钥，俗称量子密码通信。
上传时间： 2013-11-06
上传用户：竺羽翎2222
怎样为arm写c代码
上传时间： 2013-10-22
上传用户：boyaboy
并行数据转换为串行数据
上传时间： 2013-10-09
上传用户：liu123
华为PCB规范
上传时间： 2013-11-23
上传用户：xz85592677
华为PCB规范
上传时间： 2015-01-01
上传用户：taiyang250072
本人在修改一个 GSM 模块时，因为另外增加了功能模块，四层板已经无法满足设计，需要修改为六层板。因为我还想共用以前的设计不想做大的修改，所以增加的两层需要按照我的叠层增加在上面（在L2 和L3 中间增加一层，在L3 和L4 中间增加一层）。网上找了这方面的资料发现没有。后面就作罢，四层板来推挤，实在头大，就来摸索修改，发现只用三步就可搞定。留文一篇，共大家借鉴。
上传时间： 2014-01-15
上传用户：CHENKAI
Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。 UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。 UltraScale架构的突破包括： • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50% • 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量 • 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈 • 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代 • 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽 • 显著增强DSP与包处理性能 赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。
标签： UltraScale Xilinx 架构
上传时间： 2013-12-23
上传用户：小儒尼尼奥
华为内部的proteus教程。十分详细PDF格式！
上传时间： 2013-11-17
上传用户：天空说我在
PCB基础-《华为印制电路板（PCB）设计规范》
上传时间： 2013-10-15
上传用户：84425894
