32位单精度浮点加法器。进行用加法运算，仿真输出
上传时间： 2013-04-24
上传用户：x4587
keil mdk for arm 4.6以后版本的注册机破解keygen
上传时间： 2013-06-23
上传用户：yulg
基于FPGA的高性能32位浮点FFTIP核的开发，适合fpga工程技术人员参考
上传时间： 2013-08-07
上传用户：清风冷雨
研究实现MUSIC算法的DSP＋FPGA、浮点运算与定点运算混合的硬件设计方案。\\r\\n
上传时间： 2013-08-08
上传用户：wsq921779565
cpld与pc机通信的VHDL代码，用于模拟cs232收发功能
上传时间： 2013-08-13
上传用户：wab1981
用VHDL语言在FPGA上实现浮点运算,大家共享
上传时间： 2013-08-19
上传用户：epson850
介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术，使得在面积和速度上达到最佳优化；添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现，最终下载到FPGA芯片Stratix EP1S25F780C5中。
上传时间： 2013-08-20
上传用户：HGH77P99
有限状态机的设计\\r\\n包括仿真文件以及sof文件
上传时间： 2013-08-20
上传用户：18752787361
USB、串口、并口是PC机和外设进行通讯的常用接口，但对于数据量大的图像来说，若利用串行RS-232协议进行数据采集，速度不能达到图像数据采集所需的要求；而用USB进行数据采集，虽能满足所需速度，但要求外设必须支持USB协议，而USB协议与常用工程软件的接口还不普及，给使用带来困难。有些用户为了利用标准并行口(SPP)进行数据采集，但SPP协议的150kb/s传输率对于图像数据采集，同样显得太低。因此,为了采集数据量大的图像数据,本文采用了具有较高传输速率的增强型并行口协议(EPP)和FPGA，实现对OV
上传时间： 2013-08-31
上传用户：wsf950131
采用按时间抽选的基4原位算法和坐标旋转数字式计算机（CORDIC）算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式，保证了系统的速度，避免了瓶劲的出现；整个系统采用FPGA实现，实验表明，该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力，可以广泛地应用于数字信号处理的各个领域。
上传时间： 2013-09-01
上传用户：731140412
