该问题由某客户提出，发生在 STM32F407IGT6 器件上。据其工程师讲述：由于在其产品中，需要使用STM32进行大量的浮点数以及浮点DSP运算，所以针对STM32的浮点数运算能力及 DSP 运算能力做了相关的测试，但测试结果不理想。STM32F407 在144MHz 主频下，对于表（一）程序的运算耗时为：9105uS。没有体现出硬件浮点运算应有的运算能力。
标签： dsp
上传时间： 2022-02-21
上传用户：
有工程师反应说Keil 下无法使用STM32F4xx 硬件浮点单元，导致当运算浮点时运算时间过长，还有一些人反应不知如何使用芯片芯片内部的复杂数学运算，比如三角函数运算。针对这个部分本文将详细介绍如何使用硬件浮点单元以及相关数学运算。
上传时间： 2022-02-21
上传用户：jason_vip1
采用IEEE745格式的浮点+ROM RAM的方式成功实现FFT，含有设计报告和设计源代码.
上传时间： 2022-04-18
上传用户：
【资源描述】:STM32F407 FPU浮点运算源码
上传时间： 2022-06-17
上传用户：默默
文档为DSP课程实验--CCS入门、 DSP的C语言编程基础及浮点运算讲解文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，，
标签： DSP
上传时间： 2022-07-09
上传用户：canderile
《计算机组成原理》是计算机系的一门核心课程。但是它涉及的知识面非常广，内容包括中央处理器、指令系统、存储系统、总线和输入输出系统等方面，学生在学习该课程时，普遍觉得内容抽象难于理解。但借助于该计算机组成原理实验系统，学生通过实验环节，可以进一步融会贯通学习内容，掌握计算机各模块的工作原理，相互关系的来龙去脉。 为了增强实验系统的功能，提高系统的灵活性，降低实验成本，我们采用FPGA芯片技术来彻底更新现有的计算器组成原理实验平台。该技术可根据用户要求为芯片加载由VHDL语言所编写出的不同的硬件逻辑，FPGA芯片具有重复编程能力，使得系统内硬件的功能可以像软件一样被编程，这种称为“软”硬件的全新系统设计概念，使实验系统具有极强的灵活性和适应性。它不仅使该系统性能的改进和扩充变得十分简易和方便，而且使学生自己设计不同的实验变为可能。计算机组成原理实验的最终目的是让学生能够设计CPU，但首先，学生必须知道CPU的各个功能部件是如何工作，以及相互之间是如何配合构成CPU的。因此，我们必须先设计出一个教学用的以FPGA芯片为核心的硬件平台，然后在此基础上开发出VHDL部件库及主要逻辑功能，并设计出一套实验。 本文重点研究了基于FPGA芯片的VHDL硬件系统，由于VHDL的高标准化和硬件描述能力，现代CPU的主要功能如计算，存储，I/O操作等均可由VHDL来实现。同时设计实验内容，包括时序电路的组成及控制原理实验、八位运算器的组成及复合运算实验、存储器实验、数据通路实验、浮点运算器实验、多流水线处理器实验等，这些实验形成一个相互关联的系统。每个实验先由教师讲解原理及原理图，学生根据教师提供的原理图，自己用MAX+PLUSII完成电路输入，学生实验实际上是编写VHDL，不需要写得很复杂，只要能调用接口，然后将程序烧入平台，这样既不会让学生花太多的时间在画电路图上，又能让学生更好的理解每个部件的工作原理和工作过程。 论文首先研究分析了FPGA硬件实验平台，即实验系统的硬件组成。系统采用FPGA-XC4010EPC84，62256CPLD以及其他外围芯片(例如74LS244，74LS275)组成。根据不同的实验要求，规划不同实验控制逻辑。用户可选择不同的实验逻辑，通过把实验逻辑下载到FPGA芯片中构成自己的实验平台。 其次，论文详细的阐述了VHDL模块化设计，如何运用VHDL技术来依次实现CPU的各个功能部件。VHDL语言作为一种国际标准化的硬件描述语言，自1987年获得IEEE批准以来，经过了1993年和2001年两次修改，至今已被众多的国际知名电子设计自动化(EDA)工具研发商所采用，并随同EDA设计工具一起广泛地进入了数字系统设计与研发领域，目前已成为电子业界普遍接受的一种硬件设计技术。再次，论文针对实验平台中遇到的较为棘手的多流水线等问题，也进行了深入的阐述和剖析。学生需要什么样的实验条件，实验内容及步骤才能了解当今CPU所采用的核心技术，才能掌握CPU的设计，运行原理。另外，本论文的背景是需要学生熟悉基本的VHDL知识或技能，因为实验是在编写VHDL代码的前提下完成的。 本文在基于实验室的环境下，基本上较为完整的实现了一个基于FPGA的实验平台方案。在此基础上，进行了部分功能的测试和部分性能方面的分析。本论文的研究，为FPGA在实际系统中的应用提供研究思路和参考方案。论文的研究结果将对FPGA与VHDL标准的进一步发展具有重要的理论和现实意义。
上传时间： 2013-04-24
上传用户：小强mmmm
浮点运算器的核心运算部件是浮点加法器，它是实现浮点指令各种运算的基础，其设计优化对于提高浮点运算的速度和精度相当关键。文章从浮点加法器算法和电路实现的角度给出设计方法，通过VHDL语言在QuartusII中进行设计和验证，此加法器通过状态机控制运算，有效地降低了功耗，提高了速度，改善了性能。
上传时间： 2014-01-19
上传用户：xauthu
程序说明:浮点数变为压缩BCD码,保存在以数组中 第1字节的位7:0正,1负.位6:0(位5--0代表小数点前的位数),1(位5--0代表小数 点后0的位数) 2--4字节为压缩BCD码,有效位为7位,3个半字节，最后半个字节请使用者自行放 弃 程序占用资源PSW,A,B,DPTR,R0--R7,SP深度6,RAM 5个放数据 keil 兼容,调用KEIL 的FPMUL子程序。 程序作者:*************陈远征************** 目 的:追求更快的执行速度，与最小的程序代码 发布时间:2003--05--08 编写背景:精通汇编，研究C51半个月。身感C51方便中的不便 研究了几种汇编及KEIL的浮点算法，特做此程序. 声 明:转载时请保留以上的信息
上传时间： 2016-07-20
上传用户：磊子226
两个工具：1、16位CRC计算。2、浮点数与十进制互相转换，输入浮点，则转换成十进制，输入十进制，则转换为浮点数，请注意，浮点数最左边为最低字节。
上传时间： 2013-06-13
上传用户：冇尾飞铊
子程序库的使用方法如下：１．将子程序库全部内容链接在应用程序之后，统一编译即可。优点是简单方便，缺点是程序太长，大量无关子程序也包含在其中。 ２．仅将子程序库中的有关部分内容链接在应用程序之后，统一编译即可。有些子程序需要调用一些低级子程序，这些低级子程序也应该包含在内。优点是程序紧凑，缺点是需要对子程序库进行仔细删节。ＭＣＳ－５１ 浮点运算子程序库及其使用说明本浮点子程序库有三个不同层次的版本，以便适应不同的应用场合： １．小型库（FQ51A.ASM）：只包含浮点加、减、乘、除子程序。 ２．中型库（FQ51B.ASM）：在小型库的基础上再增加绝对值、倒数、比较、平方、开平方、 数制转换等子程序。 ３．大型库（FQ51.ASM）：包含本说明书中的全部子程序。 为便于读者使用本程序库，先将有关约定说明如下： １．双字节定点操作数：用[R0]或[R1]来表示存放在由R0或R1指示的连续单元中的数 据，地址小的单元存放高字节。如果[R0]=1234H，若(R0)=30H，则(30H)=12H，(31H)=34H。 ２．二进制浮点操作数：用三个字节表示，第一个字节的最高位为数符，其余七位为 阶码（补码形式），第二字节为尾数的高字节，第三字节为尾数的低字节，尾数用双字节 纯小数（原码）来表示。
上传时间： 2013-10-15
上传用户：wmwai1314
