本设计是用32位的并行全加器的,可以实现浮点运算!
上传时间： 2014-01-22
上传用户：WMC_geophy
C54X浮点运算汇编程序加、减、乘、除运算代码
上传时间： 2021-07-01
上传用户：huxuan
该问题由某客户提出，发生在 STM32F407IGT6 器件上。据其工程师讲述：由于在其产品中，需要使用STM32进行大量的浮点数以及浮点DSP运算，所以针对STM32的浮点数运算能力及 DSP 运算能力做了相关的测试，但测试结果不理想。STM32F407 在144MHz 主频下，对于表（一）程序的运算耗时为：9105uS。没有体现出硬件浮点运算应有的运算能力。
标签： dsp
上传时间： 2022-02-21
上传用户：
有工程师反应说Keil 下无法使用STM32F4xx 硬件浮点单元，导致当运算浮点时运算时间过长，还有一些人反应不知如何使用芯片芯片内部的复杂数学运算，比如三角函数运算。针对这个部分本文将详细介绍如何使用硬件浮点单元以及相关数学运算。
上传时间： 2022-02-21
上传用户：jason_vip1
采用IEEE745格式的浮点+ROM RAM的方式成功实现FFT，含有设计报告和设计源代码.
上传时间： 2022-04-18
上传用户：
【资源描述】:STM32F407 FPU浮点运算源码
上传时间： 2022-06-17
上传用户：默默
文档为DSP课程实验--CCS入门、 DSP的C语言编程基础及浮点运算讲解文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，，
标签： DSP
上传时间： 2022-07-09
上传用户：canderile
寄存器和处理器模式(26-bit 体系) 寄存器和处理器模式(32-bit 体系) 程序状态寄存器和操纵它的指令 寄存器装载和存储指令 算术和逻辑指令 移位操作 乘法指令 比较指令 分支指令 条件执行 软件中断指令 APCS (ARM 过程调用标准) 编写安全的 32-bit 代码的基本规则 IEEE 浮点指令 汇编器伪指令 指令快速查找 ARM 指令格式
上传时间： 2013-12-16
上传用户：牛布牛
程序说明:浮点数变为压缩BCD码,保存在以数组中 第1字节的位7:0正,1负.位6:0(位5--0代表小数点前的位数),1(位5--0代表小数 点后0的位数) 2--4字节为压缩BCD码,有效位为7位,3个半字节，最后半个字节请使用者自行放 弃 程序占用资源PSW,A,B,DPTR,R0--R7,SP深度6,RAM 5个放数据 keil 兼容,调用KEIL 的FPMUL子程序。 程序作者:*************陈远征************** 目 的:追求更快的执行速度，与最小的程序代码 发布时间:2003--05--08 编写背景:精通汇编，研究C51半个月。身感C51方便中的不便 研究了几种汇编及KEIL的浮点算法，特做此程序. 声 明:转载时请保留以上的信息
上传时间： 2016-07-20
上传用户：磊子226
现场可编程门阵列(FPGA)是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,它结合了微电子技术、电路技术和EDA(Electronics Design Automation)技术。随着它的广泛应用和快速发展,使设计电路的规模和集成度不断提高,同时也带来了电子系统设计方法和设计思想的不断推陈出新。 随着数字电子技术的发展,数字信号处理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒体等领域。离散傅立叶变换(DFT)作为数字信号处理中的基本运算,发挥着重要作用。而快速傅里叶变换(FFT)算法的提出,使离散傅里叶变换的运算量减小了几个数量级,使得数字信号处理的实现变得更加容易。FFT已经成为现代数字信号处理的核心技术之一,因此对FFT算法及其实现方法的研究具有很强的理论和现实意义。 本文主要研究如何利用FPGA实现FFT算法,研制具有自主知识产权的FFT信号处理器。该设计采用高效基-16算法实现了一种4096点FFT复数浮点运算处理器,其蝶形处理单元的基-16运算核采用两级改进的基-4算法级联实现,仅用8个实数乘法器就可实现基-16蝶形单元所需的8次复数乘法运算,在保持处理速度的优势下,比传统的基-16算法节省了75％的乘法器逻辑资源。 在重点研究处理器蝶形单元设计的基础上,本文完成了整个FFT处理器电路的FPGA设计。首先基于对处理器功能和特点的分析,研究了FFT算法的选取和优化,并完成了处理器体系结构的设计；在此基础上,以提高处理器处理速度和减小硬件资源消耗为重点研究了具体的实现方案,完成了1.2万行RTL代码编程,并在XILINX公司提供的ISE 9.1i集成开发环境中实现了处理器各个模块的RTL设计：随后,以XILINX Spartan-3系列FPGA芯片xc3S1000为硬件平台,完成了整个FFT处理器的电路设计实现。 经过仿真验证,本文所设计的FFT处理器芯片运行速度达到了100MHz,占用的FPGA门数为552806,电路的信噪比可以达到50dB以上,达到了高速高性能的设计要求。
上传时间： 2013-04-24
上传用户：科学怪人
