现场可编程门阵列(FPGA)是一种新型器件,它将门阵列的通用结构与现场可编程的特性结合于一体.如今,FPGA系列器件已成为最受欢迎的器件之一.随着FPGA器件的广泛应用,它在数字系统中的作用日益变得重要,它所要求的准确性也变得更高.因此,对FPGA器件的故障测试和故障诊断方法进行更全面的研究具有重要意义.随着集成电路规模的迅速膨胀,电路结构变得复杂,使大量的故障不可测.所以,人们把视线转向了可测性设计(DFT)问题.可测性设计的提出为解决测试问题开辟了新的有效途径,而边界扫描测试方法(BST)是其中一个重要的技术.本文阐述了FPGA系列器件的结构特点,边界扫描测试相关的基本概念与基本理论,给出利用布尔矩阵理论建立的边界扫描测试过程的数学描述和数学模型.论文中主要讨论了边界扫描测试中的测试优化问题,给出解决两类优化问题的现有算法,对它们的优缺点进行了对比,并且提出对两种现有算法的改进,比较了改进前后优化算法的性能.最后总结了利用边界扫描测试FPGA的具体过程.
上传时间： 2013-08-06
上传用户：mdrd3080
光纤布拉格光栅(Fiber Bragg Grating)传感器是近几年光纤传感技术领域的研究热点，光纤光栅传感器可以工作在强电磁场、高温有腐蚀性的以及有爆炸危险性的恶劣环境中，且易于将多个光纤光栅串联在一起构成光纤光栅阵列，实现分布式传感，这是其他传感元件所不及的。 本文设计了光纤光栅传感网络可调谐法布里-珀罗(Fabry-Perot)腔解调测试系统。系统主要分光路和电路两部分，在光路部分，研究了光纤光栅解调技术，分析和比较了几种常见的波长解调方法，由于F-P腔调谐范围宽，可以实现多点测量，因此决定采用可调谐F．P腔法进行信号解调。对可调谐 F-P腔解调法做了理论分析和研究，并通过Matlab仿真对影响F-P滤波效果的腔长和反射率两个参数进行了优化设计。在电路部分，首先设计整形电路将光电探测器的输出信号整形成矩形脉冲信号，设计了计算中心波长的方法，最后搭建了硬件电路来验证中心波长的计算方法。硬件电路以 Philips公司的 LPC2214 为核心处理器。该硬件电路包括电源电路，复位电路，串口电路，JTAG 调试接口，数码管显示等。软件方面，设计了相关的软件程序和模拟信号源，最后利用模拟信号源作为该解调测试系统的信号进行实验验证，得出实验数据，经过分析验证了该解调测试系统的可行性。
上传时间： 2013-05-26
上传用户：hooooor
随着计算机和集成电路技术的不断发展,基于EDA技术的芯片设计正在成为电子系统设计的主流.现场可编程门阵列(FPGA)作为一种可编程专用集成电路(ASIC)已经广泛应用于计算机、通信、航空航天等各个领域.一般来讲,FPGA多用于高速通信和高速信号处理领域,以发挥其处理速度快的特点,本文将其应用于一低速低功耗系统——某水下远程遥控接收系统,主要用其在频域来实现水下远程遥控的解码,取得了令人满意的效果.该文主要做了以下几方面的工作.首先,深入研究和分析了在频域实现水下远程遥控解码的原理并进行了遥控指令编码设计;其次,用ALTERA公司的CYCLONE系列FPGA芯片完成了水下远程遥控FPGA解码芯片的设计工作,包括硬件描述语言(VHDL)编码、电路前后仿真、综合和布局布线工作,并对设计的FPGA解码芯片进行了初步的功耗估算:最后设计制作了一块FPGA解码芯片电路验证测试板,并完成了电路调试和测试.实验测试结果表明,用FPGA实现水下远程遥控解码电路的方案是可行的,可以有效地缩小系统体积、提高系统可靠性,在保证系统性能情况下做到更低的功耗,还可以实现在系统配置和编程,使得系统的调试、升级和维护更加灵活方便.
上传时间： 2013-06-03
上传用户：zoushuiqi
目录 第1章 初识Protel 99SE 1．1 Protel 99SE的特点 1．2 Protel 99SE的安装 1．2．1 主程序的安装 1．2．2 补丁程序的安装 1．2．3 附加程序的安装 1．3 Protel 99SE的启动与工作界面 第2章 设计电路原理图 2．1 创建一个新的设计数据库 2．2 启动原理图编辑器 2．3 绘制原理图前的参数设置 2．3．1 工作窗口的打开／切换／关闭 2．3．2 工具栏的打开／关闭 2．3．3 绘图区域的放大／缩小 2．3．4 图纸参数设置 2．4 装入元件库 2．5 放置元器件 2．5．1 通过原理图浏览器放置元器件 2．5．2 通过菜单命令放置元器件 2．6 调整元器件位置 2．6．1 移动元器件 2．6．2 旋转元器件 2．6．3 复制元器件 2．6．4 删除元器件 2．7 编辑元器件属性 2．8 绘制电路原理图 2．8．1 普通导线连接 2．8．2 总线连接 2．8．3 输入／输出端口连接 2．9 Protel 99SE的文件管理 2．9．1 保存文件 2．9．2 更改文件名称 2．9．3 打开设计文件 2．9．4 关闭设计文件 2．9．5 删除设计文件 第3章 设计层次电路原理图 3．1 自顶向下设计层次原理图 3．1．1 建立层次原理图总图 3．1．2 建立层次原理图功能电路原理图 3．2 自底向上设计层次原理图 3．3 层次原理图总图／功能电路原理图之间的切换 第4章 电路原理图的后期处理 4．1 检查电路原理图 4．1．1 重新排列元器件序号 4．1．2 电气规则测试 4．2 电路原理图的修饰 4．2．1 在原理图浏览器中管理电路图 4．2．2 对齐排列元器件 4．2．3 对节点／导线进行整体修改 4．2．4 在电路原理图中添加文本框 4．3 放置印制电路板布线符号 第5章 制作／编辑电路原理图元器件库 5．1 创建一个新的设计数据库 5．2 启动元器件库编辑器 5．3 编辑元器件库的常用工具 5．3．1 绘图工具 5．3．2 IEEE符号工具 5．4 在元器件库中制作新元器件 5．4．1 制作新元器件前的设置 5．4．2 绘制新元器件 5．4．3 在同一数据库下创建一个新的元器件库 5．4．4 修改原有的元器件使其成为新元器件 5．4．5 从电路原理图中提取元器件库 第6章 生成各种原理图报表文件 6．1 生成网络表文件 6．1．1 网络表文件的结构 6．1．2 网络表文件的生成方法 6．2 生成元器件材料清单列表 6．3 生成层次原理图组织列表 6．4 生成层次原理图元器件参考列表 6．5 生成元器件引脚列表 第7章 设计印制电路板 7．1 肩动印制电路板编辑器 7．2 PCB的组成 7．3 PCB中的元器件 7．3．1 PCB中的元器件组成 7．3．2 PCB中的元器件封装 7．4 设置工作层面 7．5 设置PCB工作参数 7．5．1 设置布线参数 7．5．2 设置显示模式 7．5．3 设置几何图形显示／隐藏功能 7．6 对PCB进行布线 7．6．1 准备电路原理图并设置元器件属性 7．6．2 启动印制电路板编辑器 7．6．3 设定PCB的几何尺寸 7．6．4 加载元器件封装库 7．6．4 装入网络表 7．6．5 调整元器件布局 7．6．6 修改元器件标沣 7．6．7 自动布线参数设置 7．6．8 自动布线器参数设置 7．6．9 选择自动布线方式 7．6．10 手动布线 7．7 PCB布线后的手动调整 7．7．1 增加元器件封装 7．7．2 手动调整布线 7．7．3 手动调整布线宽度 7．7．4 补泪焊 7．7．5 在PcB上放置汉字 7．8 通过PCB编辑浏览器进行PCB的管理 7．8．1 设置网络颜色属性 7．8．2 快速查找焊盘 7．9 显示PCB的3D效果图 7．10 生成PCB钻孔文件报表 ......
上传时间： 2013-06-17
上传用户：wanqunsheng
边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法，它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案，极大地方便了系统电路的测试。本文基于IEEE 1149.1标准剖析了JTAG边界扫描测试的精髓，分析了其组成，功能与时序控制等关键技术。 应用在FPGA芯片中的边界扫描电路侧重于电路板级测试，兼顾芯片功能测试，同时提供JTAG下载方式。针对在FPGA芯片中的应用特点，设计了一种边界扫描电路，应用于自行设计的FPGA结构之中。除了基本的测试功能外，加入了对FPGA芯片进行配置、回读以及用户自定义测试等功能。 通过仿真验证，所设计的边界扫描电路可实现FPGA芯片的测试、配置和回读等功能，并符合IEEE 11491.1边界扫描标准的规定，达到设计要求。
上传时间： 2013-04-24
上传用户：372825274
I2C(Inter Integrated Circuits)是Philips公司开发的用于芯片之间连接的串行总线，以其严格的规范、卓越的性能、简便的操作和众多带I2C接口的外围器件而得到广泛的应用并受到普遍的欢迎。 现场可编程门阵列(FPGA)设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用。本论文主要讨论了如何利用Verilog/FPGA来实现一个随机读/写的I2C接口电路，实现与外围I2C接口器件E2PROM进行数据通信，实现读、写等功能，传输速率实现为100KBps。在Modelsim6.0仿真软件环境中进行仿真，在Xilinx公司的ISE9.li开发平台上进行了下载，搭建外围电路，用Agilem逻辑分析仪进行数据采集，分析测试结果。 首先，介绍了微电子设计的发展概况以及设计流程，重点介绍了HDL/FPGA的设计流程。其次，对I2C串行总线进行了介绍，重点说明了总线上的数据传输格式并对所使用的AT24C02 E2PROM存储器的读／写时序作了介绍。第三，基于Verilog _HDL设计了随机读/写的I2C接口电路、测试模块和显示电路；接口电路由同步有限状态机(FSM)来实现；测试模块首先将数据写入到AT24C02的指定地址，接着将写入的数据读出，并将两个数据显示在外围LED数码管和发光二极管上，从而直观地比较写入和输出的数据的正确性。FPGA下载芯片为Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent逻辑分析仪进行传输数据的采集，分析数据传输的时序，从而验证电路设计的正确性。最后，论文对所取得的研究成果进行了总结，并展望了下一步的工作。
上传时间： 2013-06-08
上传用户：再见大盘鸡
随着信息产业的不断发展,人们对数据传输速率要求越来越高,从而对数据发送端和接收端的性能都提出了更高的要求。接收机的一个重要任务就是在于克服各种非理想因素的干扰下,从接收到的被噪声污染的数据信号中提取同步信息,并进而将数据正确的恢复出来。而数据恢复电路是光纤通信和其他许多类似数字通信领域中不可或缺的关键电路,其性能决定了接收端的总体性能。 目前,数据恢复电路的结构主要有“时钟提取”和“过采样”两种结构。基于“过采样”的数据恢复方法的关键是过采样,即通过引入参考时钟,并增加时钟源个数的方式来代替第一种方法中的“时钟提取”。与“时钟提取”的数据恢复方法相比,基于“过采样”的数据恢复方法在性能上还有较大的差距,但是后者拥有高带宽、立即锁存能力、较低的等待时间和更高的抖动容限,更易于通过数字的方法实现,实现更简单,成本更低,并且这是一种数字化的模拟技术。如果能通过“过采样”方法在普通的逻辑电路上实现622.08Mb/s甚至更高速率的数据恢复,并将它作为一个IP模块来代替专用的时钟恢复芯片,这无疑将是性能和成本的较好结合。 本文主要研究“过采样”数据恢复电路的基本原理,通过全数字的设计方法,给出了在低成本可编程器件FPGA上实现数据恢复电路两种不同的过采样的实现方案,即基于时钟延迟的过采样和基于数据延迟的过采样。基于时钟延迟的过采样数据恢复电路方案,通过测试验证,其最高恢复的数据传输率可达到640Mb/s。测试结果表明,采用该方案实现的时钟恢复电路可工作在光纤通信系统STM-4速率级,即622.08MHz频率上,各方面指标基本符合要求。
上传时间： 2013-04-24
上传用户：axxsa
所有电路使用都在有些行业的产品中有过验证，EMC是个复杂的系统问题，有一些备注中没有提及的在实际应用中根据实际测试结果进行调整。 以下是12个常规接口的EMC设计标准电路图： 485接口EMC设计标准电路.pdf/ CAN接口EMC设计标准电路.pdf/ DVI接口EMC设计标准电路.pdf/ HDMI接口EMC设计标准电路.pdf/ LVDS接口EMC设计标准电路.pdf/ S_VIDEO接口EMC设计标准电路.pdf/ RS232接口EMC设计标准电路.pdf/ USB接口EMC设计标准电路.pdf/ VGA接口EMC设计标准电路.pdf/ 以太网接口EMC设计标准电路.pdf/ 音视频接口EMC设计标准电路.pdf/
上传时间： 2013-04-24
上传用户：eclipse
FPGA(Field Programmable Gate Arrays)是目前广泛使用的一种可编程器件，FPGA的出现使得ASIC(Application Specific Integrated Circuits)产品的上市周期大大缩短，并且节省了大量的开发成本。目前FPGA的功能越来越强大，满足了目前集成电路发展的新需求，但是其结构同益复杂，规模也越来越大，内部资源的种类也R益丰富，但同时也给测试带来了困难，FPGA的发展对测试的要求越来越高，对FPGA测试的研究也就显得异常重要。 本文的主要工作是提出一种开关盒布线资源的可测性设计，通过在FPGA内部加入一条移位寄存器链对开关盒进行配置编程，使得开关盒布线资源测试时间和测试成本减少了99％以上，而且所增加的芯片面积仅仅在5％左右，增加的逻辑资源对FPGA芯片的使用不会造成任何影响，这种方案采用了小规模电路进行了验证，取得了很好的结果，是一种可行的测试方案。 本文的另一工作是采用一种FPGA逻辑资源的测试算法对自主研发的FPGA芯片FDP250K的逻辑资源进行了严格、充分的测试，从FPGA最小的逻辑单元LC开始，首先得到一个LC的测试配置，再结合SLICE内部两个LC的连接关系得到一个SLICE逻辑单元的4种测试配置，并且采用阵列化的测试方案，同时测试芯片内部所有的逻辑单元，使得FPGA内部的逻辑资源得完全充分的测试，测试的故障覆盖率可达100％，测试配置由配套编程工具产生，测试取得了完满的结果。
上传时间： 2013-06-29
上传用户：Thuan
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xilinx4006e[8]的端口电路。主要研究以下几个方面的内容： 1.基于端口电路信号寄存器的采集和输出方式，本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7]，并完成了Verilog XL和Hspiee的功能和时序仿真，且建立时间小于5ns和保持时间在0ns左右。和xilinx4006e[8]相比较满足设计的要求。 2.基于TAP Controller的工作原理及它对16种状态机转换的控制，对16种状态机的转换完成了行为级描述和实现了捕获、移位、输出、更新等主要功能仿真。 3.基于边界扫描电路是对触发器级联的构架这一特点，设计了一款边界扫描电路，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。达到对芯片电路测试设计的要求。 4.对于端口电路来讲，有时需要将从CLB中的输出数据实现异或、同或、与以及或的功能，为此本文采用二次函数输出的电路结构来实现以上的功能，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。满足设计要求。 5.对于0.5μm的工艺而言，输入端口的电压通常是3.3V和5V，为此根据设置不同的上、下MOS管尺寸来调整电路的中点电压，将端口电路设计成3.3V和5V兼容的电路，通过仿真性能上已完全达到这一要求。此外，在输入端口处加上扩散电阻R和电容C组成噪声滤波电路，这个电路能有效地抑制加到输入端上的白噪声型噪声电压[2]。 6.在噪声和延时不影响电路正常工作的范围内，具有三态控制和驱动大负载的功能。通过对管子尺寸的大小设置和驱动大小的仿真表明：在实现TTL高电平输出时，最大的驱动电流达到170mA，而对应的xilinx4006e的TTL高电平最大驱动电流为140mA[8]；同样，在实现CMOS高电平最大驱动电流达到200mA,而xilinx4006e的CMOS驱动电流达到170[8]mA。 7.与xilinx4006e端口电路相比，在延时和面积以及功耗略大的情况下，本论文研究设计的端口电路增加了双沿触发、将输出数据实现二次函数的输出方式、通过添加译码器将配置端口的数目减少的新的功能，且驱动能力更加强大。
上传时间： 2013-06-03
上传用户：aa54
