Allegro设计流程(心得体会)
上传时间： 2016-03-30
上传用户：ILKW
描述了数字IC后端设计的流程，包括所需的工具及基础知识。
上传时间： 2018-10-29
上传用户：daishaobin
详细介绍集成电路，从设计、晶无制造、封装测试，等全流程的芯片设计过程。
标签： 芯片设计
上传时间： 2021-11-15
上传用户：canderile
该文档为DSP系统设计开发流程讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： dsp
上传时间： 2022-02-26
上传用户：shjgzh
基于UC3843,UC3842反激开关电源设计流程
上传时间： 2022-03-26
上传用户：
该文档为典型的FPGA设计开发流程总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： fpga
上传时间： 2022-04-22
上传用户：
Vivado设计分为Project Mode和Non-project Mode两种模式，一般简单设计中，我们常用的是Project Mode。在本手册中，我们将以一个简单的实验案例，一步一步的完成Vivado的整个设计流程一、新建工程1、打开Vivado 2013.4开发工具，可通过桌面快捷方式或开始菜单中xilinx DesignTools-Vivado 2013.4下的Vivado 2013.4打开软件，开启后，软件如下所示：2、单击上述界面中Create New Project图标，弹出新建工程向导，点击Next.3、输入工程名称、选择工程存储路径，并勾选Create project subdirectory选项，为工程在指定存储路径下建立独立的文件夹。设置完成后，点击Next注意：工程名称和存储路径中不能出现中文和空格，建议工程名称以字母、数字、下划线来组成。4、选择RTL Project一项，并勾选Do not specifty sources at this time，勾选该选项是为了跳过在新建工程的过程中添加设计源文件。点击Next.IA5、根据使用的FPGA开发平台，选择对应的FPGA目标器件。（在本手册中，以xilinx官方开发板KC705为例，Nexys4开发板请选择Artix-7 XC7A100TCSG324-2的器件，即Family和Subfamily均为Artix-7，封装形式（Package）为cSG324，速度等级（Speed grade）为-1，温度等级（Temp Grade）为C）。点击Next6、确认相关信息与设计所用的的FPGA器件信息是否一致，一致请点击Finish，不一致，请返回上一步修改。二、设计文件输入1、如下图所示，点击Flow Navigator下的Project Manager->Add Sources或中间Sources中的对话框打开设计文件导入添加对话框。2、选择第二项Add or Create Design Sources，用来添加或新建Verilog或VHDL源文件，点击Next
标签： vivado
上传时间： 2022-05-28
上传用户：默默
文档为嵌入式技术概述-NIOSII处理器系统的软件设计流程和方法总结文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，
标签： 嵌入式
上传时间： 2022-07-04
上传用户：
CADENCE全定制IC设计流程
上传时间： 2022-07-19
上传用户：1208020161
该文档为IC设计基础(流程、工艺、版图、器件)-笔试集锦总结文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，，，，
标签： ic设计
上传时间： 2022-07-25
上传用户：qdxqdxqdxqdx
