虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

流片

  • CMOS工艺多功能数字芯片的输出缓冲电路设计

    为了提高数字集成电路芯片的驱动能力,采用优化比例因子的等比缓冲器链方法,通过Hspice软件仿真和版图设计测试,提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的电原理图设计和版图设计,整体电路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工艺的工艺库(06mixddct02v24)仿真,基于CSMC 2P2M 0.6 μm CMOS工艺完成版图设计,并在一款多功能数字芯片上使用,版图面积为1 mm×1 mm,并参与MPW(多项目晶圆)计划流片流片测试结果表明,在输出负载很大时,本设计能提供足够的驱动电流,同时延迟时间短、并占用版图面积小。

    标签: CMOS 工艺 多功能 数字芯片

    上传时间: 2013-10-09

    上传用户:小鹏

  • 用于低噪声CMOS图像传感器的流水线ADC设计及其成像验证

      在对低噪声CMOS图像传感器的研究中,除需关注其噪声外,目前数字化也是它的一个重要的研究和设计方向,设计了一种可用于低噪声CMOS图像传感器的12 bit,10 Msps的流水线型ADC,并基于0.5 ?滋m标准CMOS工艺进行了流片。最后,通过在PCB测试版上用本文设计的ADC实现了模拟输出的低噪声CMOS图像传感器的模数转换,并基于自主开发的成像测试系统进行了成像验证,结果表明,成像画面清晰,该ADC可作为低噪声CMOS图像传感器的芯片级模数转换器应用。

    标签: CMOS ADC 低噪声 图像传感器

    上传时间: 2013-11-19

    上传用户:xz85592677

  • 计数时钟芯片代码

    计数时钟芯片代码,实现实时计时,代码可综合,仿真通过,已成功流片,并通过最后的测试。

    标签: 时钟芯片 代码

    上传时间: 2013-12-14

    上传用户:225588

  • 华大机顶盒源码

    华大机顶盒源码,包括所有源代码,还有详细的说明文档,不可多得实际工程,现已流片生产

    标签: 机顶盒 源码

    上传时间: 2016-05-05

    上传用户:zhangliming420

  • 这是一个MIPS架构的开发的CPU软核OR2000

    这是一个MIPS架构的开发的CPU软核OR2000,比OR1200更高的版本,里面还有SOC程序,多次MPW流片成功

    标签: MIPS 2000 CPU OR

    上传时间: 2014-01-20

    上传用户:kr770906

  • ZGL7289全套中文资料+实例 ZLG7289B是广州周立功单片机发展有限公司自行设计的

    ZGL7289全套中文资料+实例 ZLG7289B是广州周立功单片机发展有限公司自行设计的,具有SPI串行接口功能的可同时驱动8位共阴式数码管(或64只独立LED)的智能显示驱动芯片,该芯片同时还可连接多达64键的键盘矩阵,单片即可完成LED显示﹑键盘接口的全部功能,该芯片经过了多年的验证,现正式转化为ASIC芯片,一次性流片成功,让您使用无忧!。ZLG7289B内部含有译码器,可直接接受BCD码或16进制码,并同时具有2种译码方式,此外,还具有多种控制指令,如消隐﹑闪烁﹑左移﹑右移﹑段寻址等。ZLG7289B具有片选信号,可方便地实现多于8位的显示或多于64键的键盘接口。

    标签: 7289 7289B ZGL ZLG

    上传时间: 2017-08-31

    上传用户:wweqas

  • 600VFS结构IGBT的设计

    本论文提出一种600V平面栅FS-IGBT器件的设计与制造方法,并通过和国内某知名代工线合作,完成了器件制备和测试。600V面FS-IGBT的研制工作展开论述。1、首先对IGBT原理及FS层的原理进行分析讨论,然后结合代工线的特点,进行了600V平面栅FS结构IGBT的工艺流程、元胞结构与终端结构设计,最后完成版图设计并进行工艺流片。所设计的器件工艺流程为:先进行器件背面的FS层制作,然后进行正面结构(包括元胞和终端)的制作,最后再进行背面的P+区注入和金属化。2、对流片获得的600V FS-IGBT器件进行了主要电学参数的测试和分析。测试结果为:耐压大于700V、正向导通压降低于1.15V、阈值电压4.1-4.5V。满足设计要求。/本论文的研究成果对于促进我国FS结构IGBT的研究和产业化具有很好的参考价值,通过进一步改进工艺及结构,提高产品良率,最终可以形成有竞争力的产品。

    标签: igbt

    上传时间: 2022-06-19

    上传用户:

  • 射频功率放大器集成电路研究

    射频功率放大器在雷达、无线通信、导航、卫星通讯、电子对抗设备等系统中有着广泛的应用,是现代无线通信的关键设备.与传统的行被放大器相比,射频固态功率放大器具有体积小、动态范围大、功耗低、寿命长等一系列优点;由于射频功率放大器在军事和个人通信系统中的地位非常重要,使得功率放大器的研制变得十分重要,因此对该课题的研究具有非常重要的意义.设计射频集成功率放大器的常见工艺有GaAs,SiGe BiCMOS和CMOS等.GaAs工艺具有较好的射频特性和输出功率能力,但其价格昂贵,工艺一致性差;CMOS工艺的功率输出能力不大,很难应用于高输出功率的场合;而SiGe BiCMOS工艺的性能介于GaAS和CMOS工艺之间,价格相对低廉并和CMOS电路兼容,非常适合于中功率应用场合.本文介绍了应用与无线局域网和Ka波段的射频集成功率放大器的设计和实现,分别使用了CMOS,SiGe BiCMOS,GaAs三种工艺.(1)由SMIC 0.18um CMOS工艺实现的放大器工作频率为2.4GHz,采用了两级共源共栅电路结构,在5V电源电压下仿真结果为小信号增益22dB左右,1dB压缩点处输出功率为20dBm左右且功率附加教率PAE大于15%,最大饱和输出功率大于24dBm且PAE大于20%,芯片面积为1.4mm*0.96mm;(2)由IBM SPAE 0.35um SiGe BiCMOS工艺实现的功率放大器工作频率为5.25GHz,分为前置推动级和末级功率级,电源电压为3.3V,仿真结果为小信号增益28dB左右,1dB压缩点处输出功率大于26dBm,功率附加效率大于15%,最大饱和输出功率为29.5dBm,芯片面积为1.56mm"1.2mm;(3)由WIN 0.15um GaAs工艺实现的功率放大器工作频率为27-32GHz,使用了三级功率放大器结构,在电源电压为5V下仿真结果为1dB压缩点的输出功率Pras 26dBm,增益在20dB以上,最大饱和输出功率为29.9dBm且PAE大于25%,芯片面积为2.76mm"1.15mm.论文按照电路设计、仿真、版图设计、流片和芯片测试的顺序详细介绍了功率放大器芯片的设计过程,对三种工艺实现的功率放大器进行了对比,并通过各自的仿真结果对出现的问题进行了详尽的分析。

    标签: 射频功率放大器 集成电路

    上传时间: 2022-06-20

    上传用户:shjgzh

  • 该源代码运行于89c51系列单片机上,可从输入FLEX二进制码流中解交织,处理CRC纠错,并最终解码出有效ASCII码数据.

    该源代码运行于89c51系列单片机上,可从输入FLEX二进制码流中解交织,处理CRC纠错,并最终解码出有效ASCII码数据.

    标签: 89c51 ASCII FLEX CRC

    上传时间: 2015-06-27

    上传用户:comua

  • 電源供應器analog電壓電流回受控制備PID功能並將運算結果透過SPI介面回傳另一顆單片機

    電源供應器analog電壓電流回受控制備PID功能並將運算結果透過SPI介面回傳另一顆單片機

    标签: analog PID SPI 控制

    上传时间: 2017-03-19

    上传用户:duoshen1989