直接数字频率合成(DDS)是七十年代初提出的一种新的频率合成技术，其数字结构满足了现代电子系统的许多要求，因而得到了迅速的发展。现场可编程门阵列器件(FPGA)的出现，改变了现代电子数字系统的设计方法，提供了一种全新的设计模式。本论文结合这两项技术，并利用单片机控制灵活的特点，开发了一种双通道波形发生器。在实现过程中，选用了Altera公司的EP1C6Q240C8芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用ATMAL的AT89C51单片机作为控制芯片。本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus Ⅱ并结合Verilog-HDL语言，采用硬件编程的方法很好地解决了这一问题。 本文首先介绍了波形发生器的研究背景和DDS的理论。然后详尽地叙述了用EP1C6Q240C8完成DDS模块的设计过程，这是设计的基础。接着分析了整个设计中应处理的问题，根据设计原理就功能上进行了划分，将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。然后就这三个部分分别详细地进行了阐述。并且通过系列实验，详细地分析了该波形发生器的功能、性能、实现和实验结果。最后，结合在设计中的一些心得体会，提出了本设计中的一些不足和改进意见。通过实验说明，本设计达到了预定的要求，并证明了采用软硬件结合，利用FPGA实现基于DDS架构的双路波形发生器是可行的。
上传时间： 2013-06-09
上传用户：wxhwjf
本文介绍了一种基于现场可编程门阵列FPGA器件的电子密码锁的设计方法。重点阐述了红外遥控电子密码锁的整体架构设计；介绍了一种由PT2248作为发送器，MIM-R1AA 38KHZ红外一体化接收解调器作为接收器的红外遥控系统的构建方法；详细说明了如何运用EDA技术自顶向下的设计方法，来实现基于XILINX公司出品的Spartan-3E系列FPGA芯片的红外遥控解码、密码锁的解锁、密码修改、报警提示及液晶显示等功能。在分析红外遥控电子密码锁各功能模块时，本论文详细阐述了各模块的功能及外部接口信号，给出了各模块的仿真波形以及整个系统的测试流程和测试结果。本论文在介绍Spartan-3E系列FPGA芯片的特点和性能的同时，利用Spartan-3E系列的XC3S500芯片中的KCPSM3和自行设计完成的状态机控制器分别实现液晶显示控制器，通过比较分析得知KCPSM3实现的控制器，在对FPGA的资源利用方面更加合理，实现更加便捷。 本论文利用红外遥控技术解锁，大大提高了电子密码锁的安全性能；采用FPGA开发设计，所有算法完全由硬件电路来实现，使得系统的工作可靠性大为提高，同时由于FPGA具有在系统可编程功能，当设计需要更改时，只需更改FPGA中的控制和接口电路，利用EDA工具将更新后的设计下载到FPGA中即可，无需更改外部电路的设计，大大提高了设计的效率。因此，采用FPGA开发的数字系统，不仅具有很高的工作可靠性，其升级与改进也极其方便。
上传时间： 2013-06-25
上传用户：cy1109
本文将高效数字调制方式QAM和软件无线电技术相结合，在大规模可编程逻辑器件FPGA上对16QAM算法实现。在当今频谱资源日趋紧缺的情况下有很大现实意义。 论文对16QAM软件实现的基础理论，带通采样理论、变速率数字信号处理相关抽取内插技术做了推导和分析；深入研究了软件无线电核心技术数字下变频原理和其实现结构；对CIC、半带等高效数字滤波器原理结构和性能作了研究；16QAM调制和解调系统设计采用自项向下设计思想；采用硬件描述语言VerilogHDL在EDA工具QuartusII环境下实现代码输入；对系统调试采用了算法仿真和在系统实测调试相结合方法。 论文首先对16QAM调制解调算法进行系统级仿真，并对实现的各模块的可行性仿真验证，在此基础上，完成了调制端16QAM信号的时钟分频模块、串并转换模块、星座映射、8倍零值内插、低通滤波以及FPGA和AD9857接口等模块；解调器主要完成带通采样、16倍CIC抽取滤波，升余弦滚降滤波，以及16QAM解码等模块，实现了16QAM调制器；给出了中频信号时域测试波形和频谱图。本系统在200KHz带宽下实现了512Kbps的高速数据数率传输。论文还对增强型数字锁相环EPLL的实现结构进行了研究和性能分析。
上传时间： 2013-07-10
上传用户：kennyplds
FPGA(Field Programmable Gate Arrays)是目前广泛使用的一种可编程器件，FPGA的出现使得ASIC(Application Specific Integrated Circuits)产品的上市周期大大缩短，并且节省了大量的开发成本。目前FPGA的功能越来越强大，满足了目前集成电路发展的新需求，但是其结构同益复杂，规模也越来越大，内部资源的种类也R益丰富，但同时也给测试带来了困难，FPGA的发展对测试的要求越来越高，对FPGA测试的研究也就显得异常重要。 本文的主要工作是提出一种开关盒布线资源的可测性设计，通过在FPGA内部加入一条移位寄存器链对开关盒进行配置编程，使得开关盒布线资源测试时间和测试成本减少了99％以上，而且所增加的芯片面积仅仅在5％左右，增加的逻辑资源对FPGA芯片的使用不会造成任何影响，这种方案采用了小规模电路进行了验证，取得了很好的结果，是一种可行的测试方案。 本文的另一工作是采用一种FPGA逻辑资源的测试算法对自主研发的FPGA芯片FDP250K的逻辑资源进行了严格、充分的测试，从FPGA最小的逻辑单元LC开始，首先得到一个LC的测试配置，再结合SLICE内部两个LC的连接关系得到一个SLICE逻辑单元的4种测试配置，并且采用阵列化的测试方案，同时测试芯片内部所有的逻辑单元，使得FPGA内部的逻辑资源得完全充分的测试，测试的故障覆盖率可达100％，测试配置由配套编程工具产生，测试取得了完满的结果。
上传时间： 2013-06-11
上传用户：唐僧他不信佛
频率合成技术广泛应用于通信、航空航天、仪器仪表等领域，目前，常用的频率合成技术有直接频率合成、锁相频率合成和直接数字频率合成(DDS)等。其中DDS是一种新的频率合成方法，是频率合成的一次革命。全数字化的DDS技术由于具有频率分辨率高、频率切换速度快、相位噪声低和频率稳定度高等优点而成为现代频率合成技术中的佼佼者。随着数字集成电路、微电子技术和EDA技术的深入研究，DDS技术得到了飞速的发展。 DDS是把一系列数字量化形式的信号通过D/A转换形成模拟量形式的信号的合成技术。主要是利用高速存储器作查寻表，然后通过高速D/A转换产生已经用数字形式存入的正弦波(或其它任意波形)。一个典型的DDS系统应包括以下三个部分：相位累加器可以时钟的控制下完成相位的累加；相位一幅度码转换电路一般由ROM实现；D/A转换电路，将数字形式的幅度码转换成模拟信号。 现场可编程门阵列(FPGA)设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用。本论文主要讨论了如何利用FPGA来实现一个DDS系统，该DDS系统的硬件结构是以FPGA为核心实现的，使用Altera公司的Cyclone系列FPGA。 文章首先介绍了频率合成器的发展，阐述了基于FPGA实现DDS技术的意义；然后介绍了DDS的基本理论；接着介绍了FPGA的基础知识如结构特点、开发流程、使用工具等；随后介绍了利用FPGA实现直接数字频率合成(DDS)的原理、电路结构、优化方法等。重点介绍DDS技术在FPGA中的实现方法，给出了部分VHDL源程序。采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片，具有高性能、高性价比，电路结构简单等特点；接着对输出信号频谱进行了分析，特别是对信号的相位截断误差和幅度量化误差进行了详细的讨论，由此得出了改善系统性能的几种方法；最后给出硬件实物照片和测试结果，并对此作了一定的分析。
上传时间： 2013-07-05
上传用户：suxuan110425
随着国民经济的发展和社会的进步，人们越来越需要便捷的交通工具，从而促进了汽车工业的发展，同时汽车发动机检测维修等相关行业也发展起来。在汽车发动机检测维修中，发动机电脑(Electronic Control．Unit-ECU)检测维修是其中最关键的部分。发动机电脑根据发动机的曲轴或凸轮轴传感器信号控制发动机的喷油、点火和排气。所以，维修发动机电脑时，必须对其施加正确的信号。目前，许多发动机的曲轴和凸轮轴传感器信号已不再是正弦波和方波等传统信号，而是多种复杂波形信号。为了能够提供这种信号，本文研究并设计了一种能够产生复杂波形的低成本任意波形发生器(Arbitrary Waveform Generator-AWG)。 本文提出的任意波形发生器依据直接数字频率合成(Direct Digial FrequencySynthesis-DDFS)原理，采用自行设计现场可编程门阵列(FPGA)的方案实现频率合成，扩展数据存储器存储波形的量化幅值(波形数据)，在微控制单元(MCU)的控制与协调下输出频率和相位均可调的信号。 任意波形发生器主要由用户控制界面、DDFS模块、放大及滤波、微控制器系统和电源模块五部分组成。在设计中采用FPGA芯片EPF10K10QC208-4实现DDFS的硬件算法。波形调整及滤波由两级放大电路来完成：第一级对D/A输出信号进行调整；第二级完成信号滤波及信号幅值和偏移量的调节。电源模块利用三端集成稳压器进行电压值变换，利用极性转换芯片ICL7660实现正负极性转换。 该任意波形发生器与通用模拟信号源相比具有：输出频率误差小，分辨率高，可产生任意波形，成本低，体积小，使用方便，工作稳定等优点，十分适合汽车维修行业使用，具有较好的市场前景。
上传时间： 2013-05-28
上传用户：cylnpy
本文以数字信号处理系统为应用背景，围绕基于FPGA的ⅡR数字滤波器的实现技术展开了研究。 首先以ⅡR数字滤波器的优化设计基本理论为依据，研究了在频域上的最小均方误差设计法和在时域上的最小平方误差设计法。以四阶和六阶两个ⅡR低通数字滤波器设计为例，利用Matlab软件进行辅助设计，探讨了滤波器的设计过程。 然后着重研究了FPGA的设计方法和设计流程，在设计中采用了层次化、模块化的设计思想，将整个滤波器划分为多个功能模块，利用VHDL语言编程和原理图两种设计技术进行了ⅡR滤波器的各个功能模块的设计，采用EPlCl2Q240器件实现了基于FPGA的二个二阶节级联型结构的四阶ⅡR低通数字滤波器，并类推了设计六阶ⅡR低通数字滤波器。最后用QuartusⅡ4.0软件进行了综合与仿真，用MATLAB7.0软件对仿真结果进行了分析，最终在GW48-PK2开发系统中进行了硬件电路验证，得出了实际滤波效果测试波形，验证了所设计滤波器的正确性。 本设计对于用二阶节级联型结构构成的ⅡR数字滤波器硬件电路具有通用性，通过改变二阶节级联型结构的数量，可以构成任意偶数阶的滤波器；同时，通过上模型中系数的变换，也可以构成相应阶数的高通、带通、带阻等滤波器。
上传时间： 2013-06-20
上传用户：lw852826
现代雷达系统广泛采用脉冲压缩技术，用以解决作用距离与分辨能力之间的矛盾。脉冲压缩是指雷达通过发射宽脉冲，保证足够的最大作用距离，而接收时，采用相应的脉冲压缩法获得窄脉冲以提高距离分辨率的过程。同时，数字信号处理技术的迅猛发展和广泛应用，为雷达脉冲压缩处理的数字化实现提供了可能。 本文主要研究雷达多波形频域数字脉冲压缩系统的硬件系统实现。在匹配滤波理论的指导下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形频域数字脉冲压缩系统。该系统可处理时宽在42μs以内、带宽在5MHz以下的线性调频信号(LFM)，非线性调频信号(NLFM)和Taylor四相码信号，且技术指标完全满足实用系统的设计要求。 本文完成的主要工作和创新之处有：(1)基于双通道模数转换器AD10242设计高精度数据采集电路，为整个脉压系统的工作提供必要的条件。完成了前端模拟信号输入电路的优化和差分输入时钟的产生，以实现高精度采样。 (2)根据协议和脉压系统的工作要求，以基于FPGAEP1K100QC208完成系统控制，使整个脉压系统正确稳定地工作。同时以该FPGA生成双口RAM，实现数据暂存，以匹配采样速率和脉压系统频率。 (3)设计基于4片高性能ADSP21160M的紧耦合并行处理系统，以完成多波形频域数字脉冲压缩的全部运算工作。4片DSP共享外部总线，且各DSP以链路口互连，进行数据通信。各DSP还使用一个链路口连接到接口板DSP，将脉压结果送出。 (4)以一片ADSP21160M和一片EP1K100QC208为核心，设计输出板电路，完成数据对齐、求模和数据向下一级的输出，并产生模拟输出。 (5)调试并改进处理板和输出板。
上传时间： 2013-06-11
上传用户：qq277541717
本文主要阐述基于FPGA对IEEE802.3快速以太网MAC层功能的实现.首先介绍了以太网协议以及快速以太网接入无源光网EPON的原理,然后重点阐述了MAC层的FPGA设计、仿真及测试.先总体介绍了对整个MAC系统的内部结构、模块划分,再对各个模块的设计进行了详细的描述,接着介绍了开发环境和验证工具,之后给出了测试方案,验证数据、实现结果及时序仿真波形图.最后是对下一步将设计的MAC IP应用于EPON的MAC层协议进行了研究分析,通过数学推导和实例给出了MPCP的DBA算法,并讨论了在MAC核中添加MPCP协议的实现方法.
上传时间： 2013-06-10
上传用户：时代将军
本文提出一种基于PC104嵌入式工业控制计算机与现场可编程门阵列(FPGA)的PCB测试机的硬件控制系统设计方案。方案中设计高效高压控制电路，实现测试电压与测试电流的精确数字控制。选用双高压电子开关形式代替高压模拟电子开关，大幅度提高测试电压。采用多电源方式在低控制电压下实现对高压电子开关的控制。设计高速信号处理电路对测试信号进行处理，从硬件上提高系统测试速度。 本设计中选用Altera公司的现场可编程器(FPGA)EP1K50，利用EDA设计工具Synplify、Modelsim、QuartusⅡ以及Verilog硬件描述语言完成了控制系统的硬件设计及调试，解决了由常规电路难以实现的问题。
上传时间： 2013-06-04
上传用户：lizhen9880
