介绍几种常用的仿真器的设计方案，通过比较分析各自原理的优缺点，结合硬件性能，设计了基于ZWFcore的指令集仿真器ZWISS。通过对其CPU、多级存储单元、陷阱、内存管理单元（MMU）、存储保护系统（MPS）以及物理内存属性（PMA）的仿真，较完善地完成对ZWFcore的仿真。为DSP硬件评估、DSP算法实现提供了良好的软件模拟平台。
上传时间： 2013-10-09
上传用户：exxxds
介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器的设计与实现。测试表明，该译码器性能优良，适用于高速通信。
上传时间： 2013-10-17
上传用户：cc1915
用VerilogHDL实现基于FPGA的通用分频器的设计
标签： VerilogHDL FPGA 分频器
上传时间： 2013-10-28
上传用户：xiaoxiang
针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Turbo码 ASIC的开发提供了参考。
上传时间： 2013-10-28
上传用户：d815185728
提出了一种将堆栈空间划分为任务栈和中断嵌套栈的设计结构，使堆栈空间最小化。采用VHDL硬件语言，在FPGA设备上模拟实现了具有自动检验功能的栈空间管理器。栈空间管理器由不同功能的逻辑模块组成，主要阐述了状态控制逻辑模块和地址产生逻辑模块的设计方法。
上传时间： 2014-12-28
上传用户：plsee
大部分传统的位同步器是针对固定位速率遥测系统来设计的，这不能满足一些可变位速率遥测接收机的需求。因此，提出一种基于FPGA实现的位同步器的设计，它能适应不同位速率的遥测系统。同时，对这种位同步器的实现进行了仿真，验证其正确性和可实现性。
上传时间： 2013-11-01
上传用户：qb1993225
射频识别阅读器的设计
上传时间： 2013-11-17
上传用户：JIUSHICHEN
根据椭圆波导中电磁波的传播理论与耦合波理论，基于CST仿真软件，采用了有限积分法设计出了高功率、宽带宽、高效率的TE01模900过模椭圆弯波导。CST设计仿真表明在中心频率在30.5 GHz处的传输效率为98.8%。传输效率在98%以上的带宽大于2 GHz。
上传时间： 2013-10-22
上传用户：ligi201200
提出一种高性能全数字式正弦波逆变电源的设计方案。该方案分为前后两级，前级采用推挽升压电路将输入的直流电升压到350 V左右的母线电压，后级采用全桥逆变电路，逆变桥输出经滤波器滤波后，用隔离变压器进行电压采样，电流互感器进行电流采样，以形成反馈环节，增加电源输出的稳定性。升压级PWM驱动及逆变级SPWM驱动均由STM32单片机产生，减小了硬件开支。基于上述方案试制的400 W样机，具有输出短路保护、过流保护及输入过压保护、欠压保护功能，50 Hz输出时频率偏差小于0.05 Hz，满载（400 W）效率高于87%，电压精度为220 V±1%，THD小于1.5%。
上传时间： 2013-11-17
上传用户：guojin_0704
波导定向耦合器
上传时间： 2013-11-25
上传用户：CHENKAI
