喷油泵是柴油机燃油喷射系统中燃油的控制、供给单元，其性能的好坏直接决定着柴油机的加速性能、油耗大小、尾气的排放质量等。准确测试喷油泵的各种技术参数对提高柴油机的各项技术性能具有十分重要的意义。嵌入式系统技术已经成为了最热门的技术之一。基于ARM的嵌入式技术己经成为当前嵌入式领域研究的一个亮点。ARM公司的32位RISC处理器，以其高速度、低功耗、低成本、功能强等诸多优异性能，应用越来越广泛。uCLinux操作系统是从Linux衍生出来的一种操作系统，它是专为无MMU的微控制器开发的嵌入式Linux操作系统。它支持众多嵌入式处理器类型，具有完善的各类驱动支持。 本文从喷油泵试验台控制系统总体结构入手，在详细分析了系统所要检测和控制的参数的基础上，设计出喷油泵试验台控制系统总体架构。喷油泵试验台控制系统由两个模块组成：以80C196KB单片机为中心的喷油泵控制及数据采集系统，以S3C44BOX为中心的上位机监控及管理系统。下位机通过RS232串口接收上位机的命令并执行喷油泵试验台的电机转速控制、燃油温度控制、喷油次数计数、提前角监控及燃油压力显示。上位机是整个试验台控制系统的管理者，主要完成给下位机发送特定的操作命令，完成实验数据的显示、收集和存储，它有友好的中文显示界面，可以完成简单的数据管理操作。 文中详细阐述了上位机的操作系统uCLinux的特点和移植过程。同样对上位机的界面设计及运行环境MiniGUI进行了全面分析并给出移植和界面编程方法。在文章的最后，对喷油泵控制系统采用模糊控制算法进行优化设计。详细描述了模糊控制器设计所包含的三个主要部分：清晰量的模糊化接口、模糊控制规则及算法及模糊量的清晰化接口。 通过试验证实，本文设计的喷油泵试验台控制系统技术路线正确合理。相信该可靠实用的控制系统配合喷油泵试验台使用将具有良好的市场潜力。
上传时间： 2013-06-04
上传用户：2814413580
psim中DLL生成使用的介绍与举例，看了就能学会
上传时间： 2013-06-27
上传用户：ecooo
能精确计算C语言延时程序中延时时间的小工具
上传时间： 2013-07-29
上传用户：357739060
该项目完成的是DVB-T发射机系统中OFDM调制部分的FPGA设计.DVB-T是ETSI(欧洲电信标准委员会)提出的数字地面电视广播系统标准,在业界影响很广.整个DVB-T发射机系统包括RS编码,内交织,卷积编码,外交织,星座映射,IFFT变换等主要部分.该项目组负责以FPGA为主体的硬件平台的搭建及编码,调制部分的FPGA软件设计,作者完成了2k模式下IFFT变换的软件设计.该文首先介绍了OFDM及DVB-T相关原理,然后比较分析了各种FFT算法及实现结构的复杂度,最后采取了一种Radix2
上传时间： 2013-05-17
上传用户：gundamwzc
该论文讨论如何采用一种串行无逆的Berlekamp-Massey(BM)算法,设计应用于DVB系统中的RS(204,188)信道编码/解码电路,并通过FPGA的验证.RS解码器的设计采用无逆BM算法,并利用串行方式来实现,不仅避免了求逆运算,而且只需用3个有限域乘法器就可以实现,大大的降低了硬件实现的复杂度,并且因为在硬件实现上,采用了3级流水线(pipe-line)的处理结构.RS编码器的设计中,利用有限域常数乘法器的特性对编码电路进行优化.这些技术的采用大大的提高了RS编/解码器的效率,节省了RS编/解码器所占用资源.
上传时间： 2013-08-05
上传用户：BOBOniu
音频管理组件(Audio Management Unit，AMU)是先进客舱娱乐与服务系统(Advanced Cabin Entertainment Service System，ACESS)的组成部分，应用于飞机上音频资源的管理与控制。飞机运营对航空机载电子系统准确性、复杂性和安全性的高要求，使得其维修维护工作极大地依赖于自动测试设备(Automatic Testing Equipment，ATE)。本课题来源于实际工程项目， FPGA技术具备多种优点，将其与民航测试设备结合研制一个用于检测AMU故障的自动测试系统，该系统将对AMU自动完成部件维修手册(Comvonent Maintenance Manual，CMM)所规定的全部功能、性能方面的综合测试。 本文首先概述音频管理组件、自动测试系统及其在民航领域的应用，并阐述了课题的背景、研究目标和相关技术要求；文章对可编程逻辑器件CPLD/FPGA的结构原理、硬件描述语言VHDL的特点以及MAXL+plusⅡ软件的设计流程进行了说明，重点阐述了基于FPGA的DDS信号发生器以及数据采集卡的设计实现、并着重阐述了ARINC429总线的传输规范，和基于FPGA的ARINC429总线接口的设计与实现。在ARINC429接口设计中采用自顶向下，多层次系统设计的方法，用VHDL语言进行描述。在发送器中利用了FPGA内部的分布式RAM创建异步FIFO，节约了FPGA的内部资源和提高了数据传输速度；在接收器中采用了提高抗干扰性的优化设计。测试结果表明基于FPGA的设计实现ARINC429总线数据通信的要求，使用方便，可靠性好，能够克服HS-3282芯片中的数据格式固定，使用不够灵活方便，价格昂贵的缺点。
上传时间： 2013-08-06
上传用户：gzming
数字信号处理是信息科学中近几十年来发展最为迅速的学科之一.目前,数字信号处理广泛应用于通信、雷达、声纳、语音与图像处理等领域.而数字信号处理算法的硬件实现一般来讲有三种方式:用于通用目的的可编程DSP芯片;用于特定目的的固定功能DSP芯片组和ASIC;可以由用户编程的FPGA芯片.随着微电子技术的发展,采用现场可编程门阵列FPGA进行数字信号处理得到了飞速发展,FPGA正在越来越多地代替ASIC和PDSP用作前端数字信号处理的运算.该文主要探讨了基于FPGA数字信号处理的实现.首先详细阐述了数字信号处理的理论基础,重点讨论了离散傅立叶变换算法原理,由于快速傅立叶变换算法在实际中得到了广泛的应用,该文给出了基-2FFT算法原理、讨论了按时间抽取FFT算法的特点.该论文对硬件描述语言的描述方法和风格做了一定的探讨,介绍了硬件描述语言的开发环境MAXPLUSII.在此基础上,该论文详细阐述了数字集成系统的高层次设计方法,讨论了数字系统设计层次的划分和数字系统的自顶向下的设计方法,探讨了数字集成系统的系统级设计和寄存器传输级设计,描述了数字集成系统的高层次综合方法.最后该文描述了数字信号处理系统结构的实现方法,指出常见的高速、实时信号处理系统的四种结构;由于FFT算法在数字信号处理中占有重要的地位,所以该文提出了用FPGA实现FFT的一种设计思想,给出了总体实现框图;重点设计实现了FFT算法中的蝶形处理单元,采用了一种高效乘法器算法设计实现了蝶形处理单元中的旋转因子乘法器,从而提高了蝶形处理器的运算速度,降低了运算复杂度.
上传时间： 2013-07-19
上传用户：woshiayin
由于信道中存在干扰,数字信号在信道中传输的过程中会产生误码.为了提高通信质量,保证通信的正确性和可靠性,通常采用差错控制的方法来纠正传输过程中的错误.本文的目的就是研究如何通过差错控制的方法以提高通信质量,保证传输的正确性和可靠性.重点研究一种信道编解码的算法和逻辑电路的实现方法,并在硬件上验证,利用码流传输的测试方法,对设计进行测试.在以上的研究基础之上,横向扩展和课题相关问题的研究,包括FPGA实现和高速硬件电路设计等方面的研究. 纠错码技术是一种通过增加一定的冗余信息来提高信息传输可靠性的有效方法.RS码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,既能纠正随机错误,也能纠正突发错误.在深空通信,移动通信以及数字视频广播等系统中具有广泛的应用,随着RS编码和解码算法的改进和相关的硬件实现技术的发展,RS码在实际中的应用也将更加广泛. 在研究中,对所研究的问题进行分解,集中精力研究课题中的重点和难点,在各个模块成功实现的基础上,成功的进行系统组合,协调各个模块稳定的工作. 在本文中的EDA设计中,使用了自顶向下的设计方法,编解码算法每一个子模块分开进行设计,最后在顶层进行元件例化,正确实现了编码和解码的功能. 本文首先介绍相关的数字通信背景；接着提出纠错码的设计方案,介绍RS(31,15)码的编译码算法和逻辑电路的实现方法,RTL代码编写和逻辑仿真以及时序仿真,并讨论了FPGA设计的一般性准则以及高速数字电路设计的一些常用方法和注意事项；最后设计基于FPGA的硬件电路平台,并利用静态和动态的方法对编解码算法进行测试. 通过对编码和解码算法的充分理解,本人使用Verilog HDL语言对算法进行了RTL描述,在Altera公司Cyclone系列FPGA平台上面实现了编码和解码算法. 其中,编码的最高工作频率达到158MHz,解码的最高工作频率达到91MHz.在进行硬件调试的时候,整个系统工作在30MHz的时钟频率下,通过了硬件上的静态测试和动态测试,并能够正确实现预期的纠错功能.
上传时间： 2013-07-01
上传用户：liaofamous
本文首先介绍了利用FPGA设计数字电路系统的流程和雷达数字信号处理的主要内容。 在第二章中主要阐述了FIR数字滤波器的窗函数设计方法，并应用FIR滤波器设计数字动目标显示和数字动目标检测系统；脉冲压缩处理是现代雷达信号处理的一个重要组成部分，线性调频信号和二相巴克码的脉冲压缩处理方法在第三章做了重点描述。 Cyclone系列芯片是高性价比，基于1.5V、0.13um采用铜制层的SRAM工艺。它是第一种支持配置数据解压的FPGA芯片。论文设计的最后部分是利用Altera公司Cyclone系列FPGA芯片EP1C6F256C6和EPCS4配置芯片设计设计SD转换器，在QuartusⅡ4.0下采用VHDL语言和逻辑电路图结合的设计方法，经过仿真并最终实现了硬件设计。 设计结果表明电路性能可靠，SD转换的精度较高，完全满足设计的要求。
上传时间： 2013-06-26
上传用户：华华123
JPEG2000是由ISO/ITU-T组织下的IECJTC1/SC29/WG1小组制定的下一代静止图像压缩标准，其优良的压缩特性使得它将具有广泛的应用领域。JPEG2000算法非常复杂，图像编码过程占用了大量的处理器时间开销和内存开销，因而通过对JPEG2000算法进行优化并采用硬件电路来实现JPEG2000标准的部分或全部内容，对加快编码速度从而扩展其应用领域有重要的意义。 本文的研究主要包括两方面的内容，其一是JPEG2000算术编码器算法的研究与硬件设计，其二是JPEG2000码率控制算法的研究与优化算法的设计。在研究算术编码器过程中，首先研究了JPEG2000中基于上下文的MQ算术编码器的编码原理和编码流程，之后采用有限状态机和二级流水线技术，并在不影响关键路径的情况下通过对算术编码步骤优化采用硬件描述语言对算术编码器进行了设计，并通过了功能仿真与综合。实验证明该设计不但编码速度快，而且流水线短，硬件设计的复杂度低且易于控制。 在研究码率控制算法过程中，首先结合率失真理论建立了算法的数学模型，并验证了该算法的有效性，之后深入分析了该数学模型的实现流程，找出影响算法效率的关键路径。在对算法优化时采用黄金分割点算法代替原来的二分查找法，并使用了码块R-D斜率最值记忆和码率误差控制算法。实验证明，采用优化算法在增加少量系统资源的情况下使得计算效率提高了60％以上。之后，分析了率失真理论与JPEG2000中PCRD-opt算法的具体实现，又提出了一种失真更低的比特分配方案，即按照“失真/码长”值从大到小通道编码顺序进行编码，通过对该算法的仿真验证，得出在固定码率条件下新算法将产生更少的失真。
上传时间： 2013-07-13
上传用户：long14578
