如何使用高级触发测量程序跑飞:LA系列逻辑分析仪内部集成了32位的定时器、32位的计数器和高速比较模块，高效的使用以上模块资源可以使您的测量事半功倍。逻辑分析仪在实际应用中主要作用有：1.观察波形，看看测量波形中是否存在毛刺、干扰、频率是否正确等；2.时序测量，对被测信号进行时序校对，看看操作时序是否符合要求。3.辅助分析，利用逻辑分析仪完善的协议分析功能来进行辅助分析；4.查错功能，利用逻辑分析仪强大的触发功能来进行错误捕获。当单片机的PC值（程序计数器）对没有程序的地方进行取指时，称为程序跑飞。程序跑飞的原因有多种，主要有以下原因：1) 客观原因：单片机受到外界强干扰造成PC值寄存器改变；2）程序Bug：用户程序调用函数指针，对非程序空间进行对用。以80C51单片机为例子，当程序跑到非用户程序区时，单片机使用PSEN对外部程序进行取指，使用逻辑分析仪可以设置触发条件，当使用PSEN对外部程序进行取指时进行记录，把出错情况前后的状态记录下来进行分析，查找出错原因。如80C51的取指范围正确为0x0000~0x3fff，则当对0x3fff以上地址进行取指时为程序跑飞。分析80C51对外部程序取指的时序，如图1所示。
上传时间： 2013-10-11
上传用户：panpanpan
一概述影响单片机系统运行稳定性的因素可大体分为外因和内因两部分1. 外因 射频干扰它是以空间电磁场的形式传递在机器内部的导体引线或零件引脚感生出相应的干扰可通过电磁屏蔽和合理的布线/器件布局衰减该类干扰 电源线或电源内部产生的干扰它是通过电源线或电源内的部件耦合或直接传导可通过电源滤波隔离等措施来衰减该类干扰2. 内因 振荡源的稳定性主要由起振时间频率稳定度和占空比稳定度决定起振时间可由电路参数整定稳定度受振荡器类型温度和电压等参数影响 复位电路的可靠性二 复位电路的可靠性设计1. 基本复位电路复位电路的基本功能是系统上电时提供复位信号直至系统电源稳定后撤销复位信号为可靠起见电源稳定后还要经一定的延时才撤销复位信号以防电源开关或电源插头分-合过程中引起的抖动而影响复位图1 所示的RC 复位电路可以实现上述基本功能图3 为其输入-输出特性但解决不了电源毛刺A 点和电源缓慢下降电池电压不足等问题而且调整RC 常数改变延时会令驱动能力变差左边的电路为高电平复位有效 右边为低电平Sm 为手动复位开关 Ch 可避免高频谐波对电的干扰
上传时间： 2014-01-18
上传用户：shanxiliuxu
附件是一款PCB阻抗匹配计算工具，点击CITS25.exe直接打开使用，无需安装。附件还带有PCB连板的一些计算方法，连板的排法和PCB联板的设计验验。 PCB设计的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding机上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上传时间： 2014-12-31
上传用户：sunshine1402
附件是一款PCB阻抗匹配计算工具，点击CITS25.exe直接打开使用，无需安装。附件还带有PCB连板的一些计算方法，连板的排法和PCB联板的设计验验。 PCB设计的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding机上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上传时间： 2013-10-15
上传用户：3294322651
含有：多时钟系统设计，如何处理建立保持时间，如何处理内部三态电路，消除组合逻辑产生的毛刺，用单片机配置fpga
上传时间： 2015-09-17
上传用户：大三三
FPGA时钟分析，包括门控时钟与时钟偏仪分析，逻辑设计时钟分析，毛刺分析．
上传时间： 2015-10-14
上传用户：lps11188
51作处理器，0809采集数据，比较大小，去掉最大值（毛刺），即有效值的采集，再用串口传到单片机上
标签： 处理器
上传时间： 2016-01-24
上传用户：wangzhen1990
用双端口ram实现异步fifo，采用格雷码，避免产生毛刺。
上传时间： 2016-10-10
上传用户：lvzhr
时钟滤波器设计，可进行毛刺去除，有需要可依进行参考设计
上传时间： 2017-02-05
上传用户：gengxiaochao
MFC编程，台湾人写的，本来是繁体的pdf，现在已经转为简体的pdf，排版还有点毛刺，希望对大家有所帮助
上传时间： 2014-01-15
上传用户：chenxichenyue
