matlab编的卷积码的编译码程序,译码算法用的是维特比算法
上传时间: 2017-03-27
上传用户:缥缈
matlab环境下 LDPC码的编译码算法仿真
上传时间: 2014-01-21
上传用户:稀世之宝039
LDPC 码的编译码的c语言实现,译码采用的是bp算法
上传时间: 2013-12-22
上传用户:sz_hjbf
FPGA实现卷积码的功能 是一个卷积码的编译码过程实现
上传时间: 2014-01-18
上传用户:jjj0202
matlab 实现卷积码的编译码程序 以及仿真和调试程序 可以使用了94了
上传时间: 2014-01-17
上传用户:ma1301115706
该文对OFDM原理及其实现做了分析说明,还分析了Turbo码的编译码。阐述了Turbo 码应用与OFDM的意义,并对Turbo-OFDM进行了MATLAB仿真。
标签: Turbo OFDM Turbo-OFDM MATLAB
上传时间: 2014-01-10
上传用户:gtzj
属于通信的一种,是喷泉码中lt码的c语言程序编译过程。
标签: 通信工程
上传时间: 2017-07-25
上传用户:love小四霍霍
X RS码的编译码程序实现
上传时间: 2019-09-06
上传用户:mxtxiaoqi
本文以Turbo码译码器的FPGA实现为目标,对Turbo码的迭代译码算法及用硬件语言实现其译码算法进行了深入研究。 本文首先在理论上对Turbo码的编译码原理进行了深入的研究,并用C语言对其MAP译码算法进行了验证仿真,接着就Turbo码MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和测试。随后本文就一些对MAP译码性能起着重要影响的参数也用C程序做了仿真对比。 最后,考虑到硬件实现的简化,MAX-Log-MAP算法成为了本文的硬件实现方案。本文采用了模块化设计,在对各个模块进行设计的基础上提出了一些改进的方案,对Turbo码编码器设计中的同步问题进行了改进,对分块并行Turbo码译码算法的硬件实现进行了研究。在设计中综合运用了“自顶向下”和“自下而上”的设计方去,通过功能模块分割,合理设置系统参数,并通过模块之间的参数传递,使Turbo码编译码器具有较好的灵活性。
上传时间: 2013-04-24
上传用户:wengtianzhu
本文以Turbo码编译码器的FPGA实现为目标,对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先,在理论上对Turbo码的编译码原理进行了介绍,确定了Max-log-MAF算法的译码算法,结合CCSDS标准,在实现编码器时,针对标准中给定的帧长、码率与交织算法,以及伪随机序列模块与帧同步模块,提出了相应解决方案;而在相应的译码器设计中,采用了FPGA设计中“自上而下”的设计方法,权衡硬件实现复杂度与处理时延等因素,优先考虑面积因素,提高元件的重复利用率和降低电路复杂度,来实现Turbo码的Max-log-MAP算法译码。把整个系统分割成不同的功能模块,分别阐述了实现过程。 然后,基于Verilog HDL 设计出12位固点数据的Turbo编译码器以及仿真验证平台,与用Matlab语言设计的相同指标的浮点数据译码器进行性能比较,得到该设计的功能验证。 最后,研究了Tuxbo码译码器几项最新技术,如滑动窗译码,归一化处理,停止迭代技术结合流水线电路设计,将改进后的译码器与先前设计的译码器分别在ISE开发环境中针对目标器件xilinx Virtex-Ⅱ500进行电路综合,证实了这些改进技术能有效地提高译码器的吞吐量,减少译码时延和存储器面积从而降低功耗。
上传时间: 2013-04-24
上传用户:haohaoxuexi