本书提供用J B u i l d e r开发数据库应用程序、创建分布式应用程序以及编写J a v a B e a n 组件的高级资料。它包括下列几个部分： • 第一部分是“开发数据库应用程序”，它提供关于使用J b u i l d e r的D a t a E x p r e s s数据 库体系结构的信息，并解释原始数据组件和类之间的相互关系，以及怎样使用它 们来创建你的数据库应用程序。它还解释怎样使用Data Modeler(数据模型器)和 Application Generator（应用程序生成器）创建数据驱动的客户机/服务器应用程 序。 • 第二部分是“开发分布式应用程序”，它提供关于使用ORB Explorer、用J B u i l d e r 创建多级的分布应用程序、调试分布式应用程序、用J a v a定义C O R B A接口以及 使用s e r v l e t等的信息。 • 第三部分是“创建J a v a B e a n”，它解释怎样开发新的J a v a B e a n组件，描述在组件 开发中涉及的任务, 怎样使用B e a n s E x p r e s s创建新的J a v a B e a n，以及关于属性、 事件、B e a nIn f o类和其他方面的详细情况。
上传时间： 2014-01-03
上传用户：wpt
主要介绍了如何使用E8仿真器在以Renesas芯片为MCU的开发板上进行仿真调试。 第1 章 概要 第2 章 E8 仿真器功能 第3 章 使用前的准备 第4 章 调试的准备 第5 章 调试 第6 章 教程示例 附录A E8 仿真器的构成 附录B 窗口功能一览 附录C 命令行功能 附录D High-performance Embedded Workshop 的注意事项 附录E 有关硬件诊断程序 E.1 为了执行诊断程序的系统设置 E.2 诊断程序的执行 E.3 错误发生时的处理
上传时间： 2013-12-26
上传用户：chens000
IntraWeb电影程序 B/S类型的演示 Delphi+Internet 开发的电影服务器 系统登录电影网站的用户名和密码都是admin 观看电影的最低要求: 请确保你的系统已经安装媒体播放器9.0和RealOne播放器并且得升级浏览器为IE6.0以上,且系统比较支持COOKIE. 程序占用了90端口.在运行时请确保此端口没被其它程序占用.
标签： IntraWeb Internet Delphi admin
上传时间： 2013-12-18
上传用户：lijinchuan
对于内部具有D /A转换器的单片机,采用其自备的D /A转换器产生需要的信号是最经 济的方法。C8051F020是Cygnal公司最新的一款功能强大的内部具有D /A转换器的单片机。介绍了 采用查表和D /A转换产生正弦波形的方法,详细描述了在C8051F020 D /A转换器上产生正弦信号的 电路和程序。通过修改数据表可以产生方波、三角波或其他任意波形信号。
上传时间： 2014-02-04
上传用户：Late_Li
基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角,1角三种硬币(即有三种输入信号IY,IWJ,IYJ),并且在一个3位7段LED(二位代表元,一位代表角)显示以投入的总钱数，最大9.90元，如果大于该数值，新投入的硬币会退出,选择货物的输入信号Ia,Ib,Ic,Id,Ie和一个放弃信号In,输出指示信号为 Sa, Sb ,Sc ,Sd, Se 分别表示售出相应的货物,同时输出的信号yuan, jiao代表找零,相应每个脉冲代表找零相应的硬币，上述输入和输出信号均是一个固定宽度的脉冲信号。
上传时间： 2016-07-12
上传用户：lanwei
sourceforge历史版本完整下载: http://sourceforge.net/project/showfiles.php?group_id=202044 提供了基于b树索引算法的文件数据数据库模块详见storage/目录下面的 btree.c与pager.c container目录为常用的容器实现，如果rbtree avltree map heap list vector hashtable deque T树 B树, test目录为测试程序代码经过初步测试，比较稳定。 os_api:装一些操作系统相关的接口函数。已完成event mutex sem thread pipe相关的封装 advance_container:提供优先级消息队列,普通消息队列，定时器容器。 frame:目前提供了listerner（linux下版本，模仿ace的反应器）定时器 algorithm:补充了堆排序 与快速排序 所有代码均已在windows linux与uclinux + arm44b0平台下测试 欢迎交流 msn:lsccsl@163.net mail:lsccsl@tom.com
标签： sourceforge showfiles group_id project
上传时间： 2016-07-16
上传用户：lili123
移位乘法器的输入为两个4位操作数a和b，启动乘法器由stb控制，clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1. 乘法算法采用原码移位乘法，即对两个操作数进行逐位的移位相加，迭代4次后输出结果。具体算法： 1. 被乘数和乘数的高位补0，扩展成8位。 2. 乘法依次向右移位，并检查其最低位，如果为1，则将被乘数和部分和相加，然后将被乘数向左移位；如果为0，则仅仅将被乘数向左移位。移位时，被乘数的低端和乘数的高端均移入0. 3. 当乘数变成全0后，乘法结束。
上传时间： 2014-01-03
上传用户：星仔
7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器，输出信号LED7S的7位分别接数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。
上传时间： 2014-01-26
上传用户：1427796291
这是我在ISP编程课上独立编写的一个采用模块化+行为描述方式实现的可控脉冲发生器。程序有四个并行模块：减数器&控制模块（用于设置发生脉冲数量并记数，同时产生控制信号）、脉冲发生模块（用于接受控制信号并产生脉冲输出）、脉冲接收模块（用于接收脉冲输出并记录脉冲个数）、显示模块（将接受模块记录到的脉冲总数显示到数码管上）。此程序是我从画逻辑结构图开始一步步独立开发的，并没有参考或仿照网络上的其他脉冲发生器源码，因此与网络上任何其他可控脉冲发生器的源码决无雷同。
上传时间： 2017-01-20
上传用户：2525775
基于FPGA的B超数据采集功能，根据输入图像的束同步与帧同步信号，采用中断控制进入FIFO的图像数据的读写操作！
上传时间： 2013-12-19
上传用户：waitingfy
