虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

正交频分<b>复用</b>

  • Altium Designer 14 (64_32位) ,AD14 绿色破解中文版软件安装包

    AD14是一款十分优秀的电子设计一体化工具,AD14功能强悍,能够帮助用户极大的提高电路设计的质量和效率,AD14软件还提供了真正的装配变量支持、支持折叠刚柔step模型导出等功能,Altium Designer软件还提高了等长调整的布线速度和效率,极坐标网格放置元器件自动旋转等。AD14功能特色      1、板级设计      我们十分注重PCB设计,我们所提供的工具可以帮您实现电子产品设计目标。我们的系统包括在单一的统一系统中,实现原理图捕获,3D PCB布局,分析和可编程设计。软硬结合电路板设计,可以在刚性板上安装重要电路元件,以创新的方法连接可折叠的柔性电路板,以适应任何空间。通过层堆栈管理功能,您可以在单一的软硬结合PCB板中定义多个堆栈,分配给不同层的不同部分。这种技术不仅适用于软硬结合板设计,还适用于电路嵌入式元件。      2、智能数据管理      我们的软件帮您完成整个项目的生命周期,协助您安全可靠地管理,修改和复用设计文件。您还可以与Altium Designer中的组织项目和供应链管理相互连接 。      3、设计内容的好处      使用我们设计内容中的电子设计元件, 大大的为您节省了时间和资源。它为您提供了电子设计IP访问,包括统一元件,参考设计及板极模型。      4、软设计      从板级功能转至可编程领域,实现一个真正的独立于FPGA供应商的自由开发环境。      5、快速成型      通过我们独一的,可重构的硬件平台来探索互动式,独立于供应商的实施并部署您的电子设计。AD14功能介绍      1、AD14支持柔性和软硬结合设计      软硬电路结合了刚性电路处理功能以及软性电路的多样性。大部分元件放置在刚性电路中,然后与柔性电路相连接,它们可以扭转,弯曲,折叠成小型或独特的形状。Altium Designer支持电子设计使用软硬电路,打开了更多创新的大门。它还提供电子产品的更小封装,节省材料和生产成本,增加了耐用性。      2、层堆栈的增强管理      Altium层堆栈管理支持4-32层。层层中间有单一的主栈,以此来定义任意数量的子栈。它们可以放置在软硬电路不同的区域,促进堆栈之间的合作和沟通。 Altium Designer 14增强了层堆栈管理器,可以快速直观地定义主、副堆栈。      3、Vault内容库      使用Altium Designer14和即将发布的Altium Vault,数据可以可靠地从一个Altium Vault中直接复制到另一个。它不仅可以补充还可以修改,但基本足迹层集和符号都能自动进行转换,以满足您的组织的标准。      Altium Vault 1.2发布后可供选择      4、板设计增强      Altium Designer14包括了一系列要求增强我们的电路板设计技术。使用我们新的差分对布线工具,当跟踪差距改变时阻抗始终保持。通过拼接已经显着改进并给予不错的成果和更大的控制权。      5、支持嵌入式元件      PCB层堆叠内嵌的元件,可以减少占用空间,支持更高的信号频率,减少信号噪声,提高电路信号的完整性。 Altium Designer 14支持嵌入式分立元件,在装配中,可以作为个体制造,并放置于内层电路。

    标签:

    上传时间: 2022-07-22

    上传用户:canderile

  • 螺管式步进比例电磁铁的设计计算.rar

    该文的主要内容是对螺管式步进比例电磁铁磁场的电磁吸力产生机理、结构形式、电磁吸力数值计算和参数优化设计等进行分析研究.为了使衔铁可作长行程的往复直线运动,在结构上采用无挡铁式的螺管电磁铁,这样电磁吸力主要由漏磁通产生,由麦克斯韦电磁力公式可推知:力的大小和方向可以得到比较大的电磁吸力;另外,该文还对影响电磁吸力的其它因素:轭铁半径、衔铁半径、槽的尺寸形状等进行了正交优化试验,弄清了各因素对电磁吸力的影响程度,进一步应用Tabu搜索法对各因素进行全局优化,得出各参数最优组合方案,并经工厂实践检验,结果较理想.该文还对电磁铁的动态特性,也即对整个步进运动过程中电磁吸力、运动速度、位移等与运动时间之间的关系进行了计算分析,以便工厂可以更好地对电磁铁的通电时间、运动过程进行控制.

    标签: 步进 比例 电磁铁

    上传时间: 2013-04-24

    上传用户:赵安qw

  • 超声波电机及其精密伺服控制系统研究.rar

    该文主要研究超声波电机的传动机理、数学模型、结构设计、驱动系统和精密伺服系统的理论和实践,为超声波电机的进一步研究和产业化奠定基础.该文主要内容和研究成果如下:系统地总结了国内外超声波电机的研究历史、发展现状和主要应用,研究了超声波电机的运行机理.研制了超声波电机专用、高抗干扰能力,高可靠性、两相正交、正弦超声波驱动电源,分别探讨了使用串联电感和并联电感实施负载阻抗匹配时,电机性能所受到的影响.研制了利用电机定子上压电陶瓷的孤极反馈来进行频率调整的新型频率跟踪控制器,实现了超声波电机速度的稳定性控制. 实现了超声波电机高精度位置检测,研制了基于DSP的超声波电机精密伺服控制系统,完成了采用驱动频率/相位的P、PI和自适应控制方案进行精密定位控制的理论探讨和实验研究,井进行了模糊控制的理论探讨.在理论研究的基础上,成功地研制了环形超声波电机及其精密定位控制系统.单元电机最大转矩1N. m,控制精度2.16′.

    标签: 超声波 电机 伺服控制

    上传时间: 2013-07-15

    上传用户:tianjinfan

  • 基于SVPWM的异步电动机直接转矩控制系统的研究.rar

    直接转矩控制技术是继矢量控制技术之后交流调速领域中新兴的控制技术,它采用空间矢量的分析方法,在定子坐标系下计算并控制转矩和磁链,以获得转矩的高动态性能。比较于矢量控制,它省去了复杂的矢量变换,克服了对电机转子参数的依赖性,具有转矩响应快的优点。然而,异步电动机的直接转矩控制系统存在转矩、电流和磁链脉动较大,开关频率不恒定的问题。本文在传统直接转矩控制的基础上,针对其存在的缺点提出了基于空间矢量脉宽调制的直接转矩控制策略。 这种新型的直接转矩控制策略使空间矢量脉宽调制技术和直接转矩控制技术相结合。把电动机和PWM逆变器看成一体,使电动机获得赋值恒定的近似理想的圆形磁场,解决其转矩、电流、磁链脉动大,开关频率不恒定的问题。在论文撰写的过程中做了如下工作: 根据电机原理和坐标变换理论,建立定子正交α—β两相静止坐标系下的异步电动机的数学模型,包括电机的磁链模型、转矩模型和运动方程。 设计PI控制器,该控制器把转矩和磁链误差信号转换成参考电压,然后通过坐标变换把参考电压变换成SVPWM模块所需的指令电压,对SVPWM模块进行控制。 设计SVPWM控制模块,其中设计了期望电压空间矢量的合成方法,矢量区段的判断,计算了开关器件的导通时间和时刻。 通过理论分析和设计各个模块,组成了控制系统逆变器部分的仿真模型。在MATLAB/SIMULINK仿真工具箱中搭建仿真模型,通过设置合理的仿真参数、电机参数、给定量参数以及PI控制器的控制参数对系统进行仿真研究,从而在理论上验证系统设计的正确性。 仿真实验结果证明了这种基于空间矢量脉宽调制的直接转矩控制方法可以有效改善直接转矩控制系统的性能。减小传统直接转矩控制中的磁链和转矩脉动,并使逆变器工作在恒定的开关频率。最后总结论文所做的研究工作,并展望了今后的研究重点和方向。

    标签: SVPWM 异步电动机 直接转矩

    上传时间: 2013-04-24

    上传用户:dancnc

  • 基于LabVIEW的优化滤波方法研究.rar

    本文以滤波技术飞速发展,小波滤波优越性的凸现,以及虚拟仪器的易操作等良好特性为背景,以简单易行和滤波效果良好为研究目的,展开本文信号滤波处理的研究工作。 在深入研究三种小波滤波方法原理和优缺点的基础上,本文提出了一种新的优化滤波方法,包括以下三个方面: 首先,将静态小波变换(SWT)应用于滤波处理。利用SWT的平移不变性和冗余性来进行含噪信号的分解,这样不仅弥补了正交小波变换的不足,而且提高了滤波性能。 然后,提出了基于空域相关的优化阈值函数滤波算法。该算法把小波系数间的相关性应用于阈值滤波。它是在构造出基于空域相关的显著性函数和基于显著性函数的阈值滤波过程的基础上,提出了基于空域相关的优化阈值函数,并且把极小化广义交叉验证(GCV)得到均方差(MSE)意义下的最优阈值作用于该优化阈值函数。该滤波算法不仅实现了噪声的有效去除,而且信号的重要特征也保留完好; 最后,引入了新型锁相环--正交锁相环(QPLL)。鉴于QPLL不仅具有锁定范围宽、入锁速度快、锁定后精度高的性能,而且还具有良好的抑制谐波、噪声的能力,以及对波形畸变不敏感等良好特性,所以QPLL的引入达到了信号锁定和优化滤波的目的,使优化滤波方法的设计更具新意,而且取得了更好的滤波效果。 为了验证优化滤波方法,本文搭建了实验平台,它是由FPGA信号采集部分和LabVIEW软件滤波处理两个部分构成。通过传感器采集信号,经过A/D转换后送入FPGA。以FPGA为CPU控制A/D转换,并进行波形数据缓存,在接收到LabVIEW的命令后,将存储的数据送给串口。在LabVIEW中,从串口检测所需的波形数据,然后通过优化滤波方法将数据进行滤波处理,最后在前面板中把实验结果显示出来。 实验结果表明,该优化滤波方法不仅能实现优良的滤波功能,而且简单易行,是一种有效的滤波方法。

    标签: LabVIEW 滤波 方法研究

    上传时间: 2013-07-20

    上传用户:gokk

  • 1553B总线接口技术研究及FPGA实现.rar

    本论文在详细研究MIL-STD-1553B数据总线协议以及参考国外芯片设计的基础上,结合目前新兴的EDA技术和大规模可编程技术,提出了一种全新的基于FPGA的1553B总线接口芯片的设计方法。 从专用芯片实现的具体功能出发,结合自顶向下的设计思想,给出了总线接口的总体设计方案,考虑到电路的具体实现对结构进行模块细化。在介绍模拟收发器模块的电路设计后,重点介绍了基于FPGA的BC、RT、MT三种类型终端设计,最终通过工作方式选择信号以及其他控制信号将此三种终端结合起来以达到通用接口的功能。同时给出其设计逻辑框图、算法流程图、引脚说明以及部分模块的仿真结果。为了资源的合理利用,对其中相当部分模块进行复用。在设计过程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键技术。本设计使用VHDL描述,在此基础之上采用专门的综合软件对设计进行了综合优化,在FPGA芯片EP1K100上得以实现。通过验证证明该设计能够完成BC/RT/MT三种模式的工作,能处理多种消息格式的传输,并具有较强的检错能力。 最后设计了总线接口芯片测试系统,选择TMS320LF2407作为主处理器,测试主要包括主处理器的自发自收验证,加入RS232串口调试过程提高测试数据的直观性。验证的结果表明本文提出的设计方案是合理的。

    标签: 1553B FPGA 总线接口

    上传时间: 2013-06-04

    上传用户:ayfeixiao

  • 基于面向对象的嵌入式系统软件开发方法研究及其应用.rar

    十多年来,随着信息技术、电子技术和通讯技术的发展,嵌入式系统已经获得了空前的应用和发展。随着嵌入式应用系统功能复杂度的提高、对软件产品的非功能约束的特别关注以及由于市场的激烈竞争导致嵌入式软件推出周期的缩短,都使得嵌入式软件开发人员面临着严峻的危机和挑战。传统的结构化开发方法已经显得力不从心,于是嵌入式软件开发人员在软件开发中引入了目前较为流行的“面向对象方法(OO)”,.但是目前对该方法的应用还只是停留在传统的以编程为中心的嵌入式软件开发方法上,不能很好地保证软件复用和代码的重用,因此难以满足市场对嵌入式软件开发效率和开发质量的要求。 本课题的研究内容是应用面向对象方法的框架技术,对嵌入式系统领域的专有结构组件进行封装,创新性地提出了面向嵌入式系统领域的通用实时框架ARTIC(Abstract real-time contrO1)。ARTIC框架除了具有框架的共有优点一最大限度实现软件重用外,最突出的是具备以下两个特点: 1、功能和非功能的分离 在应用面向对象的技术时,传统的嵌入式软件开发方法关注的重点是软件结构和功能分解,、忽略了嵌入式环境下特殊的非功能性要求。为了在实现系统功能需求的同时,保证软件系统的非功能性需求的实现,ARTIC框架引入了面向方面的思想,、把系统的非功能性需求从功能模块中分离出来,为它们单独设计组件。开发人员在应用该框架进行嵌入式软件设计时,只需要关注功能需求的实现,对于实时性、调度等非功能需求的实现可以通过调用ARTIC提供的时间管理模型和任务调度模型直接实现。 2、基于状态机的主动对象设计模式 根据嵌入式系统通常由多个控制线程组成的特点,应用基于状态机的主动对象设计模式,把嵌入式软件系统构建成多个主动对象的缉合。相对于传统的面向对象方法,本文提出的主动对象的最大特点在于:它提供对事件队列、控制线程和表示主动对象动态行为状态机等的封装,并且该模式可以直接支持嵌入式系统的并行性。 ARTIC框架的应用能够帮助嵌入式软件的开发人员快速地开发出高质量的嵌入式软件,除此之外,因为它包含了一个微小的实时操作系统(RTOS) 报包装,在某些场合可以作为一个简易的RTOS使用。为了验证ARTIC的性能,本文将该框架应用于硬币搬送实时控制系统的开发设计,从该系统的应用中充分体现了ARTIC框架的优点。

    标签: 面向对象的 嵌入式系统 软件开发

    上传时间: 2013-06-21

    上传用户:cxl274287265

  • 基于FPGA的通用异步收发器的设计.rar

    通用异步收发器(Universal Asynchronous Receiver Transmitter,UART)是一种能同时支持短距离和长距离数据传输的串行通信接口,被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片,但是这些专用的串行接口芯片的缺点是数据传输速率比较慢,难以满足高速率数据传输的场合,而更重要的就是它们都具有不可移植性,因此要利用这些芯片来实现PC机和FPGA芯片之间的通信,势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势,提出了一种基于FPGA芯片的嵌入式UART设计方法,其中主要包括状态机的描述形式以及自顶向下的设计方法,利用硬件描述语言来编制UART的各个子功能模块以及顶层模块,之后将其集成到FPGA芯片的内部,这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议,主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式,还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力,模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO,采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境,也能适合低速的数据传输场合,因此可以达到资源利用的最大化。 在具体的设计过程中,利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明,本课题中所设计的UART满足预期设计目标。

    标签: FPGA 异步收发器

    上传时间: 2013-08-02

    上传用户:rocketrevenge

  • DVB系统信道编码的研究与FPGA实现.rar

    数字图像通信的最广泛的应用就是数字电视广播系统,与以往的模拟电视业务相比,数字电视在节省频谱资源、提高节目质量方面带来了一场新的革命,而与此对应的DVB(Digital Video Broadcasting)标准的建立更是加速了数字电视广播系统的大规模应用。DVB标准选定MPEG—2标准作为音频及视频的编码压缩方式,随后对MPEG—2码流进行打包形成TS流(transport stream),进行多个传输流复用,最后通过不同媒介进行传输。在DVB标准的传输系统中,无论是卫星传输,电缆传输还是地面传输,为了保障图像质量,使数字节目在传输过程中避免出现因受到各种信道噪声干扰而出现失真的现象,都采用了信道编码的方式来保护传输数据。信道编码是数字通信系统中一个必需的、重要的环节。 信道编码设计方案的优劣决定了DVB系统的成功与否,本文重点研究了DVB系统中的信道编码算法及其FPGA实现方案,主要进行了如下几项工作: 1)介绍了DVB系统信道编码的基本概念及特点,深入研究了DVB标准中信道编码部分的关键技术,并针对每个信道编码模块进行工作原理分析、算法分析。 2)根据DVB信道编码的特点,重点对信道编码中四个模块,包括扰码、RS编码、卷积交织编码和卷积编码的FPGA硬件实现算法进行了比较详细的分析,并阐述了每个模块及QPSK调制的设计方案及实现模块功能的程序流程。 3)在RS(204,188)编码过程中,利用有限域常数乘法器的特点,对编码器进行了优化,在很大程度上提高了编码效率,卷积交织器部分采用RAM移位法,实现起来更为简单且节省了FPGA器件内部资源。 4)设计以Altera公司的QuartusⅡ为开发平台,利用FPGA芯片EP1C6Q240C8完成了信道编码各模块及QPSK调制的硬件实现,通过Verilog HDL描述和时序仿真来验证算法的可行性,并给出系统设计中减少毛刺的方法,使系统更为稳定。最终的系统仿真结果表明该系统工作稳定,达到了DVB系统信道编码设计的要求。

    标签: FPGA DVB

    上传时间: 2013-06-26

    上传用户:allen-zhao123

  • SATA2.0硬盘加解密接口芯片数据通路的设计与FPGA实现.rar

    SATA接口是新一代的硬盘串行接口标准,和以往的并行硬盘接口比较它具有支持热插拔、传输速率快、执行效率高的明显优势。SATA2.0是SATA的第二代标准,它规定在数据线上使用LVDS NRZ串行数据流传输数据,速率可达3Gb/s。另外,SATA2.0还具有支持NCQ(本地命令队列)、端口复用器、交错启动等一系列技术特征。正是由于以上的种种技术优点,SATA硬盘业已被广泛的使用于各种企业级和个人用户。 硬盘作为主要的信息载体之一,其信息安全问题尤其引起人们的关注。由于在加密时需要实时处理大量的数据,所以对硬盘数据的加密主要使用带有密钥的硬件加密的方式。因此将硬盘加密和SATA接口结合起来进行设计和研究,完成基于SATA2.0接口的加解密芯片系统设计具有重要的使用价值和研究价值。 本论文首先介绍了SATA2.0的总线协议,其协议体系结构包括物理层、链路层、传输层和命令层,并对系统设计中各个层次中涉及的关键问题进行了阐述。其次,本论文对ATA协议和命令进行了详细的解释和分析,并针对设计中涉及的命令和对其做出的修改进行了说明。接着,本论文对SATA2.0加解密控制芯片的系统设计进行了讲解,包括硬件平台搭建和器件选型、模块和功能划分、系统工作原理等,剖析了系统设计中的难点问题并给出解决问题的方法。然后,对系统数据通路的各个模块的设计和实现进行详尽的阐述,并给出各个模块的验证结果。最后,本文简要的介绍了验证平台搭建和测试环境、测试方法等问题,并分析测试结果。 本SATA2.0硬盘加解密接口电路在Xilinx公司的Virtex5 XC5VLX50T FPGA上进行测试,目前工作正常,性能良好,已经达到项目性能指标要求。本论文在SATA加解密控制芯片设计与实现方面的研究成果,具有通用性、可移植性,有一定的理论及经济价值。

    标签: SATA FPGA 2.0

    上传时间: 2013-04-24

    上传用户:JIUSHICHEN